CONTROLE DIGITAL APLICADO EM RETIFICADORES ĆUK TRIFÁSICOS PARA CORREÇÃO DE FATOR DE POTÊNCIA

Transcrição

1 1 INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA CÂMPUS FLORIANÓPOLIS DEPARTAMENTO ACADÊMICO DE ELETRÔNICA CURSO DE ENGENHARIA ELETRÔNICA BÁRBARA COELHO CONTROLE DIGITAL APLICADO EM RETIFICADORES ĆUK TRIFÁSICOS PARA CORREÇÃO DE FATOR DE POTÊNCIA FLORIANÓPOLIS, MARÇO DE 2018.

2 2 INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA CÂMPUS FLORIANÓPOLIS DEPARTAMENTO ACADÊMICO DE ELETRÔNICA CURSO DE ENGENHARIA ELETRÔNICA BÁRBARA COELHO CONTROLE DIGITAL APLICADO EM RETIFICADORES ĆUK TRIFÁSICOS PARA CORREÇÃO DE FATOR DE POTÊNCIA Trabalho de Conclusão de Curso submetido ao Instituto Federal de Educação, Ciência e Tecnologia de Santa Catarina como parte dos requisitos para obtenção do título de Engenheiro Eletrônico. Orientador: Flábio Alberto Bardemaker Batista, Dr Eng. FLORIANÓPOLIS, MARÇO DE 2018.

3 3

4 4

5 5

6 6 AGRADECIMENTOS Este é um momento no qual gostaria de agradecer algumas pessoas que sempre estiveram ao meu lado, me estimulando e dando apoio para alcançar este sonho. Em primeiro lugar, agradeço a Deus, que sempre me guiou. Agradeço aos meus pais Salésio João Coelho e Marilene Verônica Coelho e à minha irmã, Bruna Coelho, pelo amor e carinho incondicional. Por estarem sempre ao meu lado dando o suporte necessário para conseguir concluir mais uma etapa da minha vida. Ao meu orientador Prof. Dr. Flábio Alberto Bardemaker Batista um agradecimento por todos os momentos de aprendizagem, confiança e compreensão. Seus ensinamentos farão parte da minha vida. Muito obrigada por acreditar em mim! Ao Instituto Federal de Educação, Ciência e Tecnologia de Santa Catarina e ao Departamento de Eletrônica pelo acolhimento como graduanda e por possibilitarem o meu crescimento pessoal e profissional. Aos professores do Curso de Engenharia Eletrônica, pelo conhecimento e experiência compartilhados no decorrer da graduação. Aos professores Dr. Joabel Moia e Dr. Mauro Tavares Peraça, membros da Banca Examinadora, meu profundo agradecimento por terem aceitado o convite e disponibilizado seu tempo para contribuir no aperfeiçoamento do meu trabalho. Aos integrantes do Laboratório de Processamento Eletrônico de Energia (LPEE), em especial ao meu colega João Antônio Cardoso, que contribuiu no desenvolvimento do protótipo. Aos meus colegas do Curso de Graduação, gostaria de agradecer pela convivência, amizade, carinho e companheirismo. Essa caminhada foi mais prazerosa com a companhia de vocês! E a todos aqueles que torceram por mim e, de algum modo, contribuíram para a realização deste estudo. Muito obrigada!

7 7 RESUMO Este documento apresenta o dimensionamento e análise de duas topologias de retificadores Ćuk trifásicos operando no modo de condução contínua e atuando com correção no fator de potência (PFC). Tais topologias partem de variações das topologias monofásicas do conversor Ćuk, trabalhadas por Anderson (2016). Os conversores eletrônicos de energia são utilizados em grande parte dos equipamentos conectados à rede elétrica, por isso, estudos com a intenção de melhorar o desempenho destes equipamentos tornam-se foco na área de eletrônica de potência, em busca de uma melhor qualidade de energia, equipamentos que operam com alto fator de potência e baixo conteúdo harmônico tem sido desenvolvidos. Para as estruturas apresentadas neste trabalho, foi projetado um sistema de controle digital com duas malhas de controle. A modelagem e a metodologia de projeto dos controladores são apresentadas e os resultados simulados para uma tensão de entrada em cada fase de 127 V/ 60 Hz, potência de saída de 1000 W, frequência de comutação de 50k Hz e tensão de saída de 100 V. Palavras-chaves: Correção de fator de potência (PFC). Retificador Ćuk trifásico. Controle digital. Qualidade de energia. Eletrônica de Potência.

8 8 ABSTRACT This document presents the design and analysis of two topologies of three-phase Ćuk rectifiers operating in the continuous conduction mode and acting with power factor correction (PFC). These topologies are based on variations of single-phase Ćuk converter topologies worked by Anderson (2016). Electronic energy converters have been used in most of the equipment connected to the power grid, so studies with the intention of improving the performance of these equipments has been focus in the field of power electronics. In search of a better quality of energy, equipments that operates with high power factor and low harmonic content has been developed. For the structures presented in this work, a digital control system with two control loops was designed. The modeling and design methodology of the controllers are presented and the simulated results for an input voltage in each phase of 127 V / 60 Hz, output power of 1000 W, switching frequency of 50k Hz and output voltage of 100 V. Key-word: Power Factor Correction (PFC). Three-phase Ćuk Rectifiers. Digital Control. Power Quality. Power Electronics.

9 9 LISTA DE FIGURAS Figura 1 Diagrama de blocos simplificado do sistema de controle Figura 2 Retificador monofásico de onda completa com filtro capacitivo...23 Figura 3 Tensão e corrente de entrada em um retificador com filtro capacitivo...24 Figura 4 Conversor Ćuk Figura 5 Exemplo do sinal de comando da chave S...25 Figura 6 Etapas de operação do conversor Ćuk operando em CCM...25 Figura 7 Formas de ondas do conversor Ćuk operando em CCM...27 Figura 8 Topologia simplificada do retificador Ćuk com PFC...28 Figura 9 Control card com o processador TMS320F28335PGFA Figura 10 Topologia 1 do retificador Ćuk trifásico...30 Figura 11 Topologia 2 do retificador Ćuk trifásico...31 Figura 12 Topologia monofásica do retificador Ćuk Figura 13 Diagrama de blocos simplificado do sistema de controle...39 Figura 14 Etapas de operação do conversor Ćuk CC-CC em CCM...41 Figura 15 Resposta a perturbação na FT de corrente, no MATLAB e no PSIM, respectivamente...46 Figura 16 Resposta a perturbação na FT de tensão, no MATLAB e no PSIM, respectivamente...47 Figura 17 Filtro passa baixas...47 Figura 18 Resposta em frequência do filtro de corrente...49 Figura 19 Resposta em frequência do filtro de tensão...50 Figura 20 Lugar das raízes da FT da planta de corrente...51 Figura 21 Diagrama de bode do controlador de corrente com o controlador...54 Figura 22 Lugar das raízes da FT de corrente com o controlador...55 Figura 23 Resposta ao degrau unitário para malha fechada de corrente...56 Figura 24 Resposta do sistema para uma entrada senoidal de 60 Hz...57 Figura 25 Diagrama de bode do controlador de tensão com o controlador...59 Figura 26 Fluxograma simplificado do controle digital aplicado na simulação...60 Figura 27 - Fluxograma geral do firmware aplicado ao DSP...61 Figura 28 Fluxograma dos comandos executados no ADC...64 Figura 29 Esquemático da topologia 1 simulada...65

10 10 Figura 30 Esquemático da topologia 2 simulada...67 Figura 31 Correntes e tensões de entrada da topologia Figura 32 Correntes e tensões de entrada da topologia Figura 33 Corrente e tensão na chave da topologia Figura 34 Corrente e tensão nas chaves da topologia Figura 35 Corrente e tensão no diodo de saída da topologia Figura 36 Corrente e tensão no diodo de saída da topologia Figura 37 Corrente no indutor de entrada e nos de saída da topologia Figura 38 Corrente no indutor de entrada e nos de saída da topologia Figura 39 Tensão nos capacitores de entrada e no de saída da topologia Figura 40 Tensão nos capacitores de entrada e no de saída da topologia Figura 41 FFT nas baixas frequências da topologia Figura 42 FFT nas baixas frequências da topologia Figura 43 FFT nas altas frequências da topologia Figura 44 FFT nas altas frequências da topologia Figura 45 Teste da topologia 1 para circuito aberto após 0,52 s...77 Figura 46 Teste da topologia 2 para circuito aberto após 0,52 s...78 Figura 47 Teste da topologia 1 para uma redução de 50 %, após 0,6 s...78 Figura 48 Teste da topologia 2 para uma redução de 50 %, após 0,6 s...79 Figura 49 Placa de fontes auxiliares...80 Figura 50 Layout placa de controle e condicionamento de sinal...81 Figura 51 Placa de controle e condicionamento de sinal...82 Figura 52 Esquemático configurável do conversor...83 Figura 53 Lado superior do layout da placa de potência...84 Figura 54 Lado inferior do layout da placa de potência...84 Figura 55 Placa de potência montada...85 Figura 56 Lado superior do layout do driver...85 Figura 57 - Lado inferior do layout do driver...86 Figura 58 Driver montado...86 Figura 59 Placa do circuito totem pole...87 Figura 60 Retificador Ćuk monofásico, topologia Figura 61 Teste do controle em CA-CC, malha de corrente...90 Figura 62 Corrente de entrada, tensão chave e Diodo de saída, malha de corrente...91

11 11 Figura 63 Corrente no indutor Lo1 e tensão nas capacitâncias de saída...92 Figura 64 Dados obtidos via osciloscópio...93 Figura 65 Esquema elétrico do transformador...99 Figura 66 Esquemático das fontes auxiliares Figura 67 Circuito de detecção de passagem por zero da rede CA Figura 68 Esquemático do drive de acionamento das chaves Figura 69 Esquemático do conversor de Potência Figura 70 Condicionamento do sinal do sensor de corrente Figura 71 Condicionamento do sinal do sensor de tensão Figura 72 Esquemático das conexões dos circuitos com o DSC TMS320F Figura 73 Esquemático de simulação com controlador digital Figura 74 Esquemático de simulação com controlador analógico...105

12 12 LISTA DE TABELAS Tabela 1 Especificações para o dimensionamento do retificador Ćuk...32 Tabela 2 Resultados teóricos obtidos para o retificador Ćuk monofásico Tabela 3 Relação de valores dos componentes da topologia monofásica com as trifásicas...38 Tabela 4 Especificações do conversor Ćuk monofásico CC...40 Tabela 5 Valores dos componentes da topologia Tabela 6 Esforços nos componentes obtidos via simulação da topologia Tabela 7 Esforços nos componentes obtidos via simulação da topologia Tabela 8 Índices de desempenhos das topologias trifásicas...70 Tabela 9 Componentes usados no retificador...83 Tabela 10 Valores dos componentes da topologia Tabela 11 Resultados obtidos na simulação da topologia Tabela 12 Resultados obtidos via software do analisador de potência...91 Tabela 13 Parâmetros de entrada para o cálculo do indutor de saída Tabela 14 Parâmetros de entrada para o cálculo do indutor de entrada...109

13 13 SUMÁRIO 1 INTRODUÇÃO JUSTIFICATIVA OBJETIVO GERAL OBJETIVO ESPECÍFICO REVISÃO DA LITERATURA POTÊNCIA E ENERGIA Potência Ativa Potência Reativa Potência Aparente Fator de Potência TAXA DE DISTORÇÃO HARMÔNICA RETIFICADORES NÃO-CONTROLADOS CONVERSOR ĆUK CC-CC MONOFÁSICO RETIFICADORES COM CORREÇÃO NO FATOR DE POTÊNCIA PROCESSAMENTO DIGITAL DE SINAL Sistema de controle digital aplicado em conversores estáticos Processador digital de sinais TMS320F DIMENCIONAMENTO DO SISTEMA DE POTÊNCIA MODELAGEM E PROJETO DE CONTROLE MODELAGEM DO CONVERSOR E OBTENSÃO DAS FUNÇÕES DE TRANSFERÊNCIA Primeira etapa de operação do conversor Ćuk (0, DTs) Segunda etapa de operação do conversor Ćuk (DTs, Ts) Funções de transferência usando equação de espaço em estados PROJETO DOS FILTROS DOS SINAIS AMOSTRADOS Filtro passa baixas da amostra de corrente Filtro passa baixas da amostra de tensão PROJETO DOS CONTROLADORES DIGITAIS Projeto do controlador digital de corrente Projeto do controlador digital de tensão FIRMWARES DE APLICAÇÃO DO CONTROLE PROJETADO FIRMWARE DE CONTROLE NO SIMULADOR FIRMWARE DE CONTROLE APLICADO NO PROCESSADOR TMS320F Configuração dos pinos de I/O, dos PWMs, dos timers e da frequência de interrupção do ADC Rotina de tratamento da interrupção do ADC ANÁLISE MEDIANTE SIMULAÇÃO RETIFICADORES ĆUK TRIFÁSICO COM PFC OPERANDO EM CCM Topologia Topologia COMPARAÇÃO ENTRE AS TOPOLOGIAS FORMAS DE ONDA DAS TOPOLOGIAS CONSTRUÇÃO DO HARDWARE E ANÁLISE DOS ENSAIOS EXPERIMENTAIS... 80

14 7.1 CONSTRUÇÃO DA PLACA DE FONTES AUXILIARES CONSTRUÇÃO DA PLACA DE CONTROLE E CONDICIONAMENTO DE SINAL CONSTRUÇÃO DA PLACA DE POTÊNCIA PLACA DO DRIVER DE ACIONAMENTO DO INTERRUPTOR PLACA TOTEM POLE ENSAIOS DA TOPOLOGIA 1 COM O RETIFICADOR OPERANDO COM PFC EM MALHA FECHADA Topologia 1 operando em malha fechada de corrente, simulação Topologia 1 operando em malha fechada de corrente, experimento CONCLUSÃO REFERÊNCIAS APÊNDICES APÊNDICE A DIAGRAMA ELÉTRICO DO SISTEMA APÊNDICE B ESQUEMÁTICO DE SIMULAÇÃO COM CONTROLE DIGITAL. 104 APÊNDICE C ESQUEMÁTICO DE SIMULAÇÃO COM CONTROLE ANALÓGICO APÊNDICE D PROJETO DOS INDUTORES APÊNDICE E BIBLIOTECA DO CONTROLE DIGITAL APÊNDICE F LISTAGEM DO PROGRAMA DE SIMULAÇÃO APÊNDICE G PROGRAMA DE CÁCULO DOS CONTROLADORES DIGITAIS 121 ANEXO ANEXO A - SCRIPT PARA CÁLCULO DO MODELO CA DO CONVERSOR ĆUK

15 15 1 INTRODUÇÃO Atualmente, circuitos retificadores com elevado fator de potência têm recebido atenção por parte de engenheiros e pesquisadores da área de eletrônica de potência, com o objetivo de melhorar o desempenho. As fontes de alimentação chaveadas, por possuírem um alto rendimento, peso e volume reduzido, são muito utilizadas. No entanto, em geral esses conversores apresentam distorções nas correntes drenadas da rede e um baixo fator de potência. Tendo como consequência, um aumento nas perdas nas redes de distribuição e interferências eletromagnéticas, causando prejuízo a outros equipamentos. Esses conversores com baixo fator de potência, pelo fato de trabalharem com retificadores com filtro capacitivo, não possuem correntes senoidais na entrada. Por esse motivo, as primeiras harmônicas geradas no sinal de corrente na entrada possuem uma amplitude alta. Desse modo, existem estudos com a intenção de obter maneiras de tornar o sinal da corrente de entrada o mais próximo possível de uma senóide e em fase com a tensão de entrada, elevando o fator de potência da estrutura. Umas das maneias encontradas, foi a técnica de correção ativa do fator de potência (PFC, do inglês Power Factor Correction). Nos retificadores com PFC que utilizam a modulação por largura de pulso (PWM, do inglês Pulse Width Modulation), com o comando adequado dos interruptores dos retificadores, consegue-se obter correntes de entrada praticamente senoidais e em fase com as tensões de alimentação. As topologias de retificadores Ćuk quando comparadas a retificadores do tipo Boost, apresentam vantagens por operarem como abaixadoras ou elevadoras de tensão podendo trabalharem como fontes de alimentação de estágio único com um menor número de componentes e alto rendimento. Os retificadores Ćuk operam com entrada em corrente, como no Boost, o que permite a aplicação de técnicas de PFC com baixo esforço de filtragem, e saída com característica do tipo Buck em fonte de corrente com níveis de tensão adequados que podem ser usados para o carregamento de bancos de baterias. Este trabalho tem como base o projeto de pesquisa Estudo de retificadores Ćuk trifásicos com elevado fator de potência, aprovado pelo Edital

16 16 Universal (Edital nº 02/2016/PROPPI) e desenvolvido no Laboratório de Processamento Eletrônico de Energia (LPEE) por um grupo de pesquisa no qual a autora deste documento fez parte. Nessa pesquisa buscou-se estudar diversas características dos retificadores Ćuk trifásicos com PFC, como a modelagem e projeto de controladores digitais, que são o foco principal deste Trabalho de Conclusão de Curso (TCC). Esse projeto contava com dois bolsistas, a autora desse trabalho ficou com a parte do desenvolvimento do controle digital e a parte do desenvolvimento do hardware os dois bolsistas trabalharam juntos. 1.1 JUSTIFICATIVA Os retificadores convencionais, trazem na sua grande maioria distorções nas correntes drenadas da rede e um baixo fator de potência. Como consequências disso, surgem distorções nas tensões de alimentação, causando prejuízo a qualidade de energia das redes de distribuição e interferências eletromagnéticas. O retificador Ćuk, além de poder trabalhar como elevador e abaixador de tensão, foi escolhido por se tratar de uma sequência do trabalho de Anderson (2016), onde foram estudadas 9 topologias Ćuk monofásicas. Estruturas trifásicas processam maiores potências, podem apresentar menores esforços de tensão e corrente nos semicondutores e reduzem o tamanho dos elementos de filtragem. 1.2 OBJETIVO GERAL Neste trabalho, tem-se o objetivo de desenvolver um controle digital para um retificador Ćuk trifásico, que opere com um elevado fator de potência. Desse modo, serão projetadas duas malhas de controle. A primeira malha é a de corrente, a qual é responsável por fazer a corrente de entrada do retificador ter um comportamento muito próxima de uma onda senoidal e em fase com a tensão de entrada. Por se tratar uma parte muito importante do sistema, esta parte é o principal foco deste trabalho.

17 17 A segunda malha é a de tensão, ela possui como entrada a tensão de saída do retificador. Tem como função alterar a corrente de referência da malha de corrente de acordo com possíveis variações na carga. Para o projeto do retificador trifásico foi escolhida uma tensão de entrada em cada fase de 127 V eficaz, frequência de comutação de 50k Hz, tensão de saída de 100 V, potência de saída de 1000 W e elevado fator de potência. A Figura 1 apresenta o diagrama de blocos simplificado do sistema de controle. Figura 1 Diagrama de blocos simplificado do sistema de controle. Fonte: Batista, Peraça e Piva, OBJETIVO ESPECÍFICO Tendo como base o item 1.1, os objetivos específicos são: a) Analisar as diferentes topologias Ćuk monofásicas estudadas por Anderson (2016); b) Dimensionar os componentes; c) Tornar as topologias analisadas em trifásicas; d) Identificar quais topologias funcionam como trifásicas, por meio de simulações (Apêndice C); e) Fazer o dimensionamento dos circuitos de comando, condicionamento de sinal e afins; f) Construir os hardwares; g) Fazer a modelagem para obter as funções de transferência e dos retificadores propostos;

18 18 h) Projetar os controladores digitais da corrente de entrada e da tensão de saída; i) Analisar por meio de simulação os retificadores; j) Analisar experimentalmente a malha de corrente.

19 19 2 REVISÃO DA LITERATURA Este capítulo traz os conceitos fundamentais para o desenvolvimento deste trabalho, apresentando a princípio teorias básicas como análise das potências elétricas, até conceitos mais específicos, como, correção de fator de potência e controle digital. 2.1 POTÊNCIA E ENERGIA Segundo Hart (2012) a potência instantânea para a um determinado dispositivo, pode ser calculada pela corrente que o circula e tensão aplicada nele, base nisto tem-se a Equação 2.1: (2.1) Onde: = Potência Instantânea [W]. = Corrente instantânea [A]; = Tensão instantânea [V]; A energia elétrica consumida em um determinado dispositivo é a integral da sua potência instantânea num intervalo de tempo a, como mostra a Equação 2.2. (2.2) Onde: = Energia elétrica [J]; = Início do intervalo de tempo [s]; = Fim do intervalo de tempo [s].

20 Potência Ativa A potência ativa (P), também conhecida como potência útil, efetiva, real ou média, é uma grandeza que está relacionada ao trabalho efetivo realizado pela carga. Ou seja, é a energia que de fato foi usada e convertida em trabalho. Com o valor médio da potência instantânea é obtida a potência ativa, como é demostrado na Equação 2.3. (2.3) Onde: = Potência ativa [W]; = Período [s] Potência Reativa A potência reativa (Q) é a grandeza que circula os elementos do circuito, no entanto não produz trabalho elétrico e retorna para a fonte de alimentação. Elementos passivos como os indutores e capacitores, idealmente, não consomem a potência ativa. Isso ocorre pelo fato de que a energia armazenada no campo magnético do indutor e no campo elétrico do capacitor é retornada à fonte nos instantes de descarga, por outro lado essa energia faz com que circule uma corrente nos condutores. Outra característica desses elementos é que eles criam uma defasagem entre a tensão e a corrente do circuito. Para cargas lineares, a potência reativa pode ser obtida pela Equação 2.4. (2.4) Onde: = Potência Reativa [VAr]; = Potência Aparente [VA].

21 Potência Aparente Levando em consideração os conceitos apresentados anteriormente, há uma energia que circula pelos condutores, no entanto, ela retorna a fonte de alimentação. É preciso considerar essa energia, pois mesmo não gerando trabalho útil, existe uma corrente circulando o circuito. A potência aparente (S) é o produto da tensão eficaz e da corrente eficaz, como mostra a Equação 2.5. (2.5) Onde: = Tensão eficaz [V]; = Tensão eficaz [A] Fator de Potência O fator de potência (FP) de um sistema é determinado pela quantidade de energia fornecida pela fonte que está sendo aproveitada pela carga. Ou seja, é a potência ativa (P) dívida pela potência aparente (S), o qual é apresentado na Equação 2.6. (2.6) Onde: = Fator de Potência. 2.2 TAXA DE DISTORÇÃO HARMÔNICA A THD (Total Harmonic Distortion), ou em português TDH (Taxa de Distorção Harmônica) é definida como a relação entre o valor RMS das componentes harmônicas da corrente e a fundamental (POMILIO, 2014). Para esse

22 22 caso, será dada prioridade para as distorções na forma de onda da corrente de entrada, a qual é diretamente relacionada ao fator de potência em sistemas que não são puramente senoidais. A Equação 2.7 apresenta o cálculo da THD. (2.7) Onde: = Taxa de Distorção Harmônica; = Corrente eficaz da fundamental [A]; = Corrente eficaz das harmônicas [A]. Nos sistemas que possuem tensão senoidal e corrente distorcida, existe outra maneira de se obter o FP, o qual é mostrado na Equação 2.8. (2.8) Onde: = Defasagem entre a tensão senoidal e a fundamental (primeira harmônica de corrente) [ ]. 2.3 RETIFICADORES NÃO-CONTROLADOS Atualmente, existe uma grande variedade de retificadores, os quais podem ser monofásicos ou de mais fases, controlados ou não-controlados, com ou sem filtros capacitivos, entre outros. A Figura 2 apresenta um retificador monofásico não-controlado de onda completa com filtro capacitivo. O retificador é não-controlado, pois os semicondutores utilizados são diodos, com filtro capacitivo, pois ele possui um

23 23 capacitor em paralelo com a carga, e de onda completa, porque retifica o ciclo positivo e negativo da tensão de entrada. Figura 2 Retificador monofásico de onda completa com filtro capacitivo. Para este retificador, quando a fonte Vi estiver no semiciclo positivo o capacitor será carregado pela corrente que circula os diodos D1 e D4 e no semiciclo negativo o capacitor será carregado pela corrente que circula os diodos D2 e D3. No momento em que a fonte apresentar uma tensão superior a do capacitor, a mesma irá fornecer uma corrente para carregá-lo, e quando a tensão da fonte for inferior, o capacitor irá alimentar a carga, desse modo a corrente e a tensão pulsadas na carga sejam reduzida, de acordo com o capacitor utilizado. A corrente de entrada, para circuitos como esse não são senoidais, como mostra a Figura 3. Eles apresentam uma frequência fundamental igual à da tensão, no entanto também apresentam, quando a rede está equilibrada, um conteúdo harmônico de ordem ímpar. Com esse tipo de comportamento, fatores como a THD aumentam muito, diminuindo o fator de potência.

24 24 Figura 3 Tensão e corrente de entrada em um retificador com filtro capacitivo. Fonte: POMILIO, CONVERSOR ĆUK CC-CC MONOFÁSICO Conversores CC-CC, segundo Hart (2012), são circuito que convertem tensão CC para outros níveis de tensão CC regulada. Neste capítulo será abordada as etapas de operação do conversor Ćuk CC-CC e analisado do ponto de vista matemático. O conversor Ćuk apresenta a tensão de saída com polaridade invertida da de entrada e pode operar como abaixador e elevador de tensão. O seu circuito pode ser visto na Figura 4. Figura 4 Conversor Ćuk. O conversor Ćuk utiliza modulação de largura de pulso, mais conhecida como PWM (Pulse-Wisth Modulation), podendo assim analisar o circuito, operando em MCC (Modo de Condução Continua), em duas etapas de operação. A Figura 5 apresenta um exemplo do sinal de comando da chave S.

25 25 Figura 5 Exemplo do sinal de comando da chave S. A primeira etapa de operação do conversor Ćuk é chamada de D, a qual é aplicada uma tensão positiva no comando da chave permitindo que ela conduza e o segundo é chamado de (1-D), que é complementar da primeira, nesta etapa é aplicada uma tensão nula no comando da chave, não permitindo que ela conduza corrente. Essas etapas podem ser analisadas na Figura 6. Figura 6 Etapas de operação do conversor Ćuk operando em CCM. Na primeira etapa (, ), a chave S está conduzindo e o diodo Do boqueando. As correntes dos indutores passam pela chave, os indutores são

26 26 magnetizados, os capacitores são descarregados e a carga Ro é alimentada pela energia armazenada no capacitor de saída Co. Na segunda etapa (, ), a chave S não está conduzindo e o diodo Do conduz. A fonte Vi e os indutores fornecem energia para os capacitores, os quais são carregados, e para a carga Ro. O conversor Ćuk pode atuar como abaixador e elevador de tensão, desse modo o ganho estático dele pode ser definido pela equação 2.9. (2.9) Onde: = Tensão de saída [V]; = Tensão de entrada [V]; = Razão cíclica. A principais formas de onda de corrente e de tensão do circuito podem ser analisadas na Figura 7.

27 27 Figura 7 Formas de ondas do conversor Ćuk operando em CCM. Fonte: BRITTO, Onde: I Li = Corrente no indutor de entrada [A]; I Lo = Corrente no indutor de saída [A]; V Li = Tensão no indutor de entrada [V]; V Lo = Tensão no indutor de saída [V]; I Co = Corrente no capacitor de saída [A]; V Co = Tensão no capacitor de saída [V]; I S = Corrente na chave [A]; V S = Tensão na chave [V]; I D = Corrente no diodo [A]; V D = Tensão no diodo [V].

28 RETIFICADORES COM CORREÇÃO NO FATOR DE POTÊNCIA Na sua forma mais básica essa estrutura é uma união de uma célula de conversor CC-CC com um retificador de onda completa. Esses retificadores apresentam um baixo fator de potência (FP) e uma alta taxa de distorção harmônica (THD) na corrente de entrada. No entanto, através de um controle na chave do conversor, pode-se corrigir a forma de onda da corrente de entrada, fazendo com que a corrente possua um formato senoidal e em fase com a tensão de entrada, tendo como consequência um FP melhor e uma menor THD. A Figura 8 apresenta a topologia simplificada do retificador Ćuk com correção de fator de potência. Figura 8 Topologia simplificada do retificador Ćuk com PFC. Fonte: ANDERSON, Para que o retificador funcione de maneira correta, a estrutura tem de cumprir com as mesmas etapas de operação descritas para o conversor CC-CC básicos. 2.6 PROCESSAMENTO DIGITAL DE SINAL O Processamento Digital de Sinais (PDS), também conhecido como DSP (do inglês, Digital Signal Processing) é um processo que manipula matematicamente um sinal com o intuito de modificá-lo ou melhorá-lo. Atualmente, as técnicas de PDS estão sendo cada vez mais utilizadas, isto porque a tecnologia dos DSP s (Digital Signal Processor) e microcontroladores estão avançando. Este capítulo será mais focado nos sistemas de processamento digital de sinais voltados a área de eletrônica de potência.

29 Sistema de controle digital aplicado em conversores estáticos Comparado ao sistema de controle analógico, o controle digital apresenta algumas vantagens, mas a principal é a facilidade de modificar o controle sem a necessidade de alterar o hardware. Ele permite que as leis de controle possam ser de maior complexidade, além disso, o processador usado para calcular as equações projetadas, pode também monitorar as grandezas da planta Processador digital de sinais TMS320F28335 É um DSP (Digital Signal Processor), produzido pela Texas Instruments, pertencente à família C2000. Esse processador é utilizado porque ele é dedicado a geração de sinais de controle via PWM e por atender as especificações necessárias. Pois tem a necessidade de fazer controle de pelo menos 6 interruptores, necessita fazer a leitura de um sensor de tensão, 3 sensores de corrente, três entradas para a leitura do sincronismo, uma saída para o controle do relé e o sistema tem de conseguir trabalhar com uma frequência de pelo menos 50 khz. O processador tem como característica uma arquitetura de 32 bits, operando a uma frequência de 150M Hz. Ele possui 12 pinos de i/o que podem ser utilizados na geração de sinais PWM e 16 pinos de leitura para conversão A/D com resolução de 12 bits com range de 0 a 3 V. A Figura 9 mostra o control card que contém o TMS320F28335PGFA. Figura 9 Control card com o processador TMS320F28335PGFA.

30 30 3 DIMENCIONAMENTO DO SISTEMA DE POTÊNCIA Com base nas nove topologias monofásicas do retificador Ćuk apresentadas no trabalho de Anderson (2016), chegou-se a nove topologias trifásicas, as quais, quando operando com o PFC, apenas duas apresentaram um funcionamento adequado. As outras topologias apresentaram distorções na corrente de entrada, enquanto que as formas de onda das topologias escolhidas apresentaram uma corrente com uma forma semelhante à de uma senóide. Para poder utilizar o mesmo controle digital de um retificador Ćuk monofásico em cada uma das fases do retificador trifásico, optou-se por não utilizar o neutro. Para esses casos, os pontos onde deveriam ter sido conectados o neutro foram conectados entre si, como demostra as Figuras 10 e 11, as quais são as duas topologias trifásicas que apresentaram os resultados desejados mencionadas anteriormente. Figura 10 Topologia 1 do retificador Ćuk trifásico.

31 31 Figura 11 Topologia 2 do retificador Ćuk trifásico. As estruturas foram dimensionadas com o intuito de trabalhar no Modo de Condução Continua (MCC) ou CCM (do inglês, Continuous Conduction Mode). Devido a semelhança entre os conversores SEPIC e Ćuk, foi calculado o projeto do retificador Ćuk monofásico de acordo com as equações de Costa (2015), referentes ao retificador SEPIC. Os valores obtidos dos componentes da topologia Ćuk monofásica, serão replicados para cada uma das fases dos retificadores Ćuk trifásicos. Desse modo, as equações referentes ao dimensionamento da topologia monofásica (Figura 12), com um indutor de entrada, dois capacitores de entrada em série, um indutor e um capacitor de saída operando por semiciclo. A Tabela 1 apresenta as especificações para o dimensionamento do projeto monofásico.

32 32 Figura 12 Topologia monofásica do retificador Ćuk. Tabela 1 - Especificações para o dimensionamento do retificador Ćuk. Parâmetro Valor Descrição Po [W] 1000 Potência de saída Pf [W] 333,3 Potência de saída de cada fase Vi [Vrms] 127 Tensão de entrada Vo [V] 100 Tensão de saída fs [khz] 50 Frequência de chaveamento f [Hz] 60 Frequência da rede VCi [%] 20 Ondulação percentual da tensão da capacitância de entrada VCo [%] 5 Ondulação percentual da tensão de saída ILi [%] 10 Ondulação percentual da corrente de entrada ILo [%] 10 Ondulação percentual da corrente de saída Thold [ms] 8 Hold-up time A potência Pf é a potência gerada por cada uma das fases do retificador trifásico, ela é um terço da potência total. Como a tensão de entrada é uma senóide, é usada a Equação 3.1 para calcular a tensão de pico.

33 33 (3.1) A corrente eficaz de entrada é obtida pela Equação 3.2. (3.2) A corrente de pico de entrada é obtida pela Equação 3.3. (3.3) Para o cálculo da carga Ro de uma fase, é usada a Equação 3.4. (3.4) A razão cíclica mínima Equação 3.5 e a máxima será igual a 1. para o comando da chave é dada pela (3.5) O período é calculado pela Equação 3.6. (3.6) A corrente de pico no indutor de saída ondulação, é obtida pela Equação 3.7., não levando em conta a (3.7)

34 34 A corrente máxima no indutor de saída é dada pela equação 3.8. (3.8) A corrente mínima no indutor de saída é dada pela equação 3.9. (3.9) Equação A corrente média no indutor de entrada é definida a partir da (3.10) A corrente de pico no indutor de entrada é definida a partir da Equação 3.11, não levando em consideração a ondulação que pode haver na mesma. (3.11) Equação A corrente máxima no indutor de entrada é obtida a partir da (3.12) Equação A corrente mínima no indutor de entrada é dada a partir da (3.13) O indutor de entrada pode ser calculado pela Equação 3.14.

35 35 (3.14) O indutor de saída é dado pela Equação (3.15) Os capacitores de entrada podem ser calculados pela Equação (3.16) O capacitor de saída de uma fase é dado pela Equação 3.17 (3.17) Outro método de se obter o capacitor de saída é através do HOLD-UP Time, o qual é o tempo em que o capacitor consegue entregar a energia à carga, mesmo com a potência fornecida pela fonte seja zero. O capacitor pode ser obtido através da Equação (3.18) A razão cíclica, a corrente do indutor de entrada e a corrente do indutor de saída são grandezas que variam de acordo com o ângulo de fase do sinal de entrada. As Equações usadas para se obter esses dados são, respectivamente, 3.19, 3.20 e (3.19) (3.20)

36 36 (3.21) A corrente média no diodo de saída é dada pela Equação (3.22) A corrente eficaz no diodo de saída é dada pela Equação (3.23) A corrente média na chave é apresentada na Equação 3.9, porque é a própria corrente média do indutor de entrada. E a corrente eficaz na chave é apresentada na Equação (3.24)

37 37 Equação A corrente média nos indutores do retificador é obtida a partir da (3.25) A corrente eficaz nos diodos do retificador é dada pela Equação (3.26) A Tabela 2 apresenta a lista dos valores obtidos mediante das equações apresentadas neste capítulo. Tabela 2 Resultados teóricos obtidos para o retificador Ćuk monofásico. Parâmetro Valor Descrição [v] [A] [A] [Ω] Tensão de pico na entrada Corrente eficaz de entrada Corrente de pico na entrada Resistor de carga do retificador monofásico Razão cíclica mínima Razão cíclica máxima [s] Período da tensão de entrada [A] [A] [A] [A] [A] [A] [A] Corrente de pico no indutor de saída Corrente máxima no indutor de saída Corrente mínima no indutor de saída Corrente média no indutor de entrada Corrente máxima no indutor de entrada Corrente média no indutor de entrada Corrente de pico no indutor de entrada

38 38 [mh] [mh] Indutância de entrada Indutância de saída [ F] Capacitância de entrada [mf] Capacitância de saída do retificador monofásico [A] [A] [A] [A] [A] [A] Corrente média no diodo de saída Corrente eficaz no diodo de saída Corrente média na chave Corrente eficaz na chave Corrente média nos diodos retificadores Corrente eficaz nos diodos retificadores A Tabela 3 apresenta a relação dos valores dimensionados dos componentes monofásicos para as topologias trifásicas. As únicas alterações dos componentes do retificador Ćuk monofásico para trifásico, são a carga, a capacitância de saída e o indutor de saída o qual é separado em dois indutores em série. Tabela 3 Relação de valores dos componentes da topologia monofásica com as trifásicas. Trifásico Monofásico Valor [mh] [mh] [mh] [mh] [ F] [ F] [Ω] [mf] [Ω] [mf]

39 39 4 MODELAGEM E PROJETO DE CONTROLE Neste capítulo será modelado e projetado o controle digital para o retificador Ćuk monofásico. Esse controle será utilizado para controlar cada uma das fases do retificador Ćuk trifásico. O software usado para fazer o projeto do controle foi o MATLAB e o código usado encontra-se no Apêndice G. O sistema é composto por uma malha de corrente, a qual partindo de um valor de pico pré-definido, faz com que o sistema siga a corrente de forma senoidal, gerando assim uma tensão de saída não controlada. A malha de tensão monitora a tensão de saída e gera um novo valor de referência, o qual alimenta a malha de corrente, desse modo a tensão de saída irá respeitar os requisitos de projeto. A malha de tensão é muito mais lenta do que a malha de corrente, desse modo podese considerar apenas o ganho estático da malha de corrente no projeto do controlador de tensão (PIVA, 2016). Analisando o diagrama de blocos do sistema na Figura 13, pode-se calcular as funções de transferência e as malhas de controle do sistema. Figura 13 Diagrama de blocos simplificado do sistema de controle. Fonte: Batista, Peraça e Piva, (2016).

40 MODELAGEM DO CONVERSOR E OBTENSÃO DAS FUNÇÕES DE TRANSFERÊNCIA Na modelagem foi usado como base as etapas de operação do conversor Ćuk monofásico original, operando como conversor CC-CC, e depois, adaptando-se ao retificador Ćuk operando como conversor CA-CC. Para isso, foram definidos os parâmetros de cada fase para o conversor CC-CC equivalente. Estes parâmetros são apesentados na Tabela 4. Tabela 4 Especificações do conversor Ćuk monofásico CC Parâmetro Valor Descrição [v] Tensão de pico na entrada [v] Tensão de saída [w],3 Potência de saída [khz] [μs] Frequência de chaveamento Período do chaveamento Duty cycle mínimo [mh] [mh] Indutância de entrada Indutância de saída [ F] Capacitância de entrada [mf] [Ω] Capacitância de saída Resistor de carga Fonte: Autoria Própria. A partir desses valores, pode-se analisar as etapas de operação do conversor Ćuk, descritas de modo detalhado no item 2.4 deste trabalho, e obter as equações diferenciais que descrevem o comportamento do conversor. Para entender as equações diferenciais obtidas a partir do circuito, a Figura 14 mostra as etapas de operação do conversor Ćuk operando em CCM.

41 41 Figura 14 Etapas de operação do conversor Ćuk CC-CC em CCM. Fonte: Autoria Própria Primeira etapa de operação do conversor Ćuk (0, DTs) Essa primeira etapa pode ser separada em duas malhas. Analisando a malha de entrada, que é a de tensão do indutor, é obtida a equação 4.1. E na segunda malha, é obtida a de tensão no indutor, na Equação 4.2. Analisando os nós do circuito nessa etapa, são obtidas as correntes nos capacitores e de acordo com as Equações 4.3 e 4.4, respectivamente. (4.1) (4.2) (4.3) ) (4.4)

42 42 Com base nessas equações, pode-se montar as equações em espaço de estados de acordo com o modelo geral empregado a metodologia do fator (PACHECO, 2013 e ERICKSON, 1997), exposto nas Equações 4.5 e 4.6. (4.5) (4.6) Onde: = Vetor de estados; = Vetor de entrada independentes; = Vetor de variáveis de saída; = Matriz de capacitâncias e indutâncias; e = Matrizes com constantes de proporcionalidade. Partindo dessas equações monta-se o modelo de espaço em estados (Equações 4.7 e 4.8). (4.7) (4.8) Segunda etapa de operação do conversor Ćuk (DTs, Ts) Nessa segunda etapa são obtidas as equações 4.9, 4.10, 4.11 e (4.9) (4.10)

43 43 (4.11) (4.12) (Equações 4.13 e 4.14). Com isso é possível montar as equações em espaço de estados (4.13) (4.14) Baseando-se nessas equações obtêm-se o modelo de espaço em estados (Equações 4.15 e 4.16). (4.15) (4.16) Funções de transferência usando equação de espaço em estados Usando as equações obtidas anteriormente, é encontrado para cada período de comutação, as matrizes médias. No conjunto de Equações 4.17 é a razão cíclica, onde a etapa (0, DTs) é representada por e a etapa (DTs, Ts) por ). (4.17)

44 44 Quando as entradas CC são aplicadas ao sistema, ou seja, e, onde é igual a. O conversor opera em regime permanente quando a derivada dos elementos são zero. Chegando a Equação (4.18) Em regime permanente, tem sua solução apresentada na Equação (4.19) linearizar o sistema. Segundo (ERICKSON, 1997) tem-se a necessidade de se perturbar e (4.20) Com o modelo CC do conversor, aplica-se a metodologia apresentada em (ERICKSON, 1997) para se obter o modelo CA de pequenos sinais. Assim, como a matriz K não é singular e invertível, as equações são apresentadas nas Equações 4.21 e (4.21) (4.22) A Equação 4.23 apresenta a matriz linearizada.

45 45 (4.23) A Equação 4.24 apresenta a matriz linearizada. (4.24) A Equação 4.25 apresenta a matriz linearizada. (4.25) A Equação 4.26, apresenta a matriz linearizada. (4.26) Com as matrizes linearizadas, é possível obter as funções de transferência de acordo com a equação 4.27, retirada de Ogata (2003) e Pacheco (2013). (4.27) Foi usado o software MATLAB para auxiliar na resolução das matrizes de estado e a obtenção das funções de transferência do conversor. O script usado para isto foi obtido de Pacheco (2013) e é apresentado no anexo A. A Equação 4.28 apresenta a função de transferência no plano, que é a relação da corrente de entrada com a razão cíclica aplicada. (4.28)

46 46 entrada. A Equação 4.29 é a relação entre a tensão de saída e a corrente de (4.29) Para verificar se as funções de transferências se comportam realmente como a planta, foram-se aplicadas perturbações de mesma proporção nas funções de transferência usando o MATLAB e no conversor por meio do software PSIM. A Figura 15 apresenta um transitório na planta de corrente, podendo perceber um comportamento semelhante entre a simulação do conversor e a função de transferência. Ocorrendo o mesmo para a planta de tensão na Figura 16. Figura 15 Resposta a perturbação na FT de corrente, no MATLAB e no PSIM, respectivamente.

47 47 Figura 16 Resposta a perturbação na FT de tensão, no MATLAB e no PSIM, respectivamente. 4.2 PROJETO DOS FILTROS DOS SINAIS AMOSTRADOS Com o intuito de reduzir os ruídos causados pelo chaveamento do circuito de potência nos sinais de tensão e corrente amostrados, projetou-se dois filtros passa-baixa. O circuito utilizado é apresentado na Figura 17 e teve seus componentes dimensionados com base em Batista (2006). Figura 17 Filtro passa baixas. Fonte: Andrade (2015)

48 48 A Equação 4.30, apresenta a função de transferência deste filtro. (4.30) A Equação 4.31, apresenta o cálculo da frequência de corte do filtro. (4.31) Filtro passa baixas da amostra de corrente Para se obter o valor dos componentes do filtro, define-se uma frequência de corte que seja maior que a frequência de corte do controlador (5k Hz) e muito menor que a de chaveamento do conversor (50k Hz), por isso foi escolhida a frequência de 10k Hz e a resistência = 10k Ω. Para esses valores é obtido o capacitor na Equação (4.32) Ajustando esse valor para valores comerciais, é obtido o valor 1,5 nf, chegando a uma frequência de 10,61k Hz, ou 66,67k rad/s. A Equação 4.33, corresponde a função de transferência do filtro de corrente e a Figura 18 é a resposta em frequência, a qual pode-se perceber a queda de -3 db num ponto muito próximo do desejado. (4.33)

49 49 Figura 18 - Resposta em frequência do filtro de corrente. Fonte: Autoria própria Filtro passa baixas da amostra de tensão Para se obter o valor dos componentes do filtro, define-se uma frequência de corte que seja maior que a frequência de corte (15 Hz) do controlador e muito menor que a de chaveamento do conversor (50k Hz), por isso, foi escolhida a frequência de 5k Hz e a resistência = 10 kω. Para esses valores é obtido o capacitor na Equação (4.34) Ajustando esse valor para valores comerciais, é obtida o valor 3,3 nf, chegando a uma frequência de 4,82k Hz, ou 30,30k rad/s. A Equação 4.35, corresponde a função de transferência do filtro de corrente e a Figura 19 é a resposta em frequência, a qual pode-se perceber a queda de -3 db num ponto muito próximo do desejado.

50 50 (4.35) Figura 19 - Resposta em frequência do filtro de tensão. 4.3 PROJETO DOS CONTROLADORES DIGITAIS Projeto do controlador digital de corrente Foi projetado um controlador para a malha de corrente, sendo necessário levar em consideração o filtro passa baixa utilizado na amostragem, desse modo, para se obter a função de transferência de corrente, foi multiplicada a Equação 4.28, que é o, pela função de transferência do filtro de corrente (Equação 4.33). Obtendo a Equação (4.36) No entanto, como foi pretendido trabalhar com controle digital, foi necessário discretizar a função de transferência, passando-a para o domínio Z. Contudo, para que o processador usado conseguisse calcular, dentro de uma

51 51 interrupção, as equações de controle antes que uma nova interrupção seja solicitada, definiu-se um período de amostragem ( ), o escolhido para este caso foi 40 μs, esse valor foi escolhido porque ele é a metade da frequência de chaveamento ( ), nessa frequência o processador consegue calcular as equações de controle sem ser interrompido. A Equação 4.37, apresenta a função de transferência da planta de corrente em z. (4.37) A Figura 20 apresenta o lugar das raízes para a função de transferência. Figura 20 Lugar das raízes da FT da planta de corrente. Para projetar o controle, usou-se as funções de transferência com transformada W (OGATA, 1995 e UNITRODE, 1984), para que isso ocorra a variável é substituída por uma relação com. Essa relação é apresentada na Equação 4.38.

52 52 (4.38) A Equação 4.39, apresenta o compensador escolhido para ser usado nesse projeto, o qual apresenta dois polos e dois zeros. (4.39) No projeto do controle de corrente, foi escolhido como frequência de corte um valor dez vezes menor que a frequência de comutação dos semicondutores (, o qual é apresentado nas Equações 3.40 e (4.40) (4.41) Usando o diagrama de bode, foi dimensionado este compensador analisando sua resposta em frequência. Desse modo, alocou-se um polo em uma frequência maior que a frequência de corte do sistema, atenuando os sinais de alta frequência. O outro posicionou-se na origem, garantindo erro nulo para entrada do tipo degrau. Os zeros aumentam a margem de fase e o ganho nas baixas frequências, desse modo, eles foram alocados entre os polos da planta. Nas equações 4.42 a 4.47, são apresentadas as frequências do polo fora da origem e a dos zeros, onde as frequências calculadas dos polos da planta são e. (4.42) (4.43) (4.44) (4.45)

53 53 (4.46) (4.47) Para corrigir as distorções nas frequências de corte, dos zeros e do polo do controlador, que ocorrem quando a transformada foi realizada, são usadas as Equações de 4.48 a A frequência de amostragem é chamada de e o seu período de. (4.48) (4.49) (4.50) (4.51) (4.52) O ganho do controlador é obtido pela Equação 4.53, com base na frequência de corte que se pretende obter. (4.53) Calculando-se a margem de fase do controlador de corrente é obtido 80,78. A função de transferência é retornada para o domínio Z, com o objetivo de analisa-la via diagrama de bode. Utilizando a relação apresentada na Equação As Equações de 4.54 a 4.58, apresentam os cálculos e a Equações de 4.59, apresenta a função de transferência do controlador de corrente. (4.54)

54 54 (4.55) (4.56) (4.57) (4.58) (4.59) O diagrama de bode para a função de transferência de malha aberta em corrente é apresentado na Figura 21, podendo se notar que a margem de fase e a frequência de corte apresentam valores bem próximos aos definidos para controlador. Figura 21 Diagrama de bode FT de corrente com o controlador.

55 55 O lugar das raízes para a função de transferência de malha aberta em corrente é apresentado na Figura 22. Figura 22 Lugar das raízes da FT de corrente com o controlador. A função de transferência é convertida para uma equação recursiva, que gere um sinal de saída de acordo com as amostras de entrada, com o objetivo de poder aplicá-la ao processador digital de sinais. A Equação 4.60, apresenta a equação recursiva do controlador. (4.60) A Equação 4.61 apresenta a função de transferência de malha fechada para o controle de corrente onde a resposta a um degrau unitário é apresentada na Figura 23. (4.61)

56 56 Figura 23 Resposta ao degrau unitário para malha fechada de corrente. Analisando a Figura 23, mesmo que a entrada característica do conversor na prática não seja um degrau, pode se tirar algumas conclusões. Para uma variação abrupta de referência, o sistema consegue, em menos de 1 ms, estabilizarse, ou seja, para uma variação mais suave como uma senóide de um período de 16,6 ms, o comportamento do sistema será satisfatório. Para uma variação brusca de referência, o sistema não apresenta erro de regime permanente, ou seja, em uma variação de corrente de referência, o sistema irá buscar esse valor sem apresentar erro. Com o objetivo de obter um ponto de operação semelhante ao que se espera ter na prática, na função de transferência de malha fechada de corrente, foi aplicado uma entrada em senóide com a frequência de 60 Hz, utilizando a função lsim do software MATLAB. Na Figura 24, percebe-se que o sinal de saída, representado pelos asteriscos, acompanha o sinal de entrada, representado pela linha contínua.

57 57 Figura 24 Resposta do sistema para uma entrada senoidal de 60 Hz. Fonte: Autoria Própria Projeto do controlador digital de tensão Usando os mesmos métodos para calcular a malha de corrente, foi calculada a malha de tensão, no entanto, o controlador escolhido foi um proporcional integral (PI), o qual possui uma ordem menor, mostrado na Equação (TOMASELI, 2001), (OGATA, 1995) e (BUSO e MATTAVELLI, 2006). (4.62) A Equação 4.63, apresenta a função de transferência da planta de tensão no domínio Z. Foi usada a Equação 4.38, já usada anteriormente, para transformá-la para o domínio. (4.63) A frequência de amostragem ( ) do controlador de tensão foi definida como a mesma da rede ( ), gerando um período de amostragem ( ) de. Definindo a frequência de corte do controlador para 4 vezes menor do que a frequência da rede, é obtido ou. Esse valor foi

58 58 escolhido por ser menor que a de amostragem da malha de tensão e por apresentar uma boa resposta dinâmica nas análises por simulação. As Equações 4.64 e 4.65, apresentam a frequência do zero do controlador PI. (4.64) (4.65) Usando os mesmos métodos das Equações 4.50, 4.51 e 4.52, para conseguir as frequências corrigidas. A frequência de corte corrigida ficou em e a frequência do zero corrigida em. O ganho do controlador de tensão para a frequência de corte calculada, tem de ser, usando o modelo apresentado anteriormente na Equação A Equação 4.66, apresenta a função de transferência do controlador de tensão de volta ao domínio Z. (4.66) Calculando-se a margem de fase do controlador é obtido 50,11. Com o objetivo de verificar se o controlador apresenta os valores de frequência de corte e margem de fase calculados, usou-se uma análise da função de transferência de malha aberta via diagrama de bode, apresentado na Figura 25.

59 59 Figura 25 Diagrama de bode FT de tensão com o controlador. A Equação 4.67, apresenta a equação recursiva do controlador de tensão, de modo que ela possa ser implementada no processador digital de sinais. (4.67)

60 60 5 FIRMWARES DE APLICAÇÃO DO CONTROLE PROJETADO 5.1 FIRMWARE DE CONTROLE NO SIMULADOR O software de simulação PSIM possibilita que seja inserido na simulação um bloco de programação em C. Podendo assim validar as equações recursivas de controle projetadas. O funcionamento deste bloco consiste basicamente em fazer a leitura dos parâmetros desejados e executar a ação de controle em um período T de amostragem, simulando uma interrupção. Onde quando ocorre a interrupção são lidas as correntes de entrada de cada uma das fases do retificador em seguida. A Figura 26 apresenta o fluxograma simplificado do controlador programado em linguagem C no PSIM. Figura 26 Fluxograma simplificado do controle digital aplicado na simulação.

61 FIRMWARE DE CONTROLE APLICADO NO PROCESSADOR TMS320F28335 Os blocos de programação usados nos simuladores, não é preciso configurar os ADCs (conversores analógico-digitais), PWMs, timers e pinos de I/O. Diferente do firmware aplicado ao DSP, TMS320F28335, que necessita dessas configurações. As quais serão apresentados de maneira detalhada nos subitens abaixo, a Figura 27 apresenta o fluxograma geral do programa no DSP. Figura 27 Fluxograma geral do firmware aplicado ao DSP. Fonte: Andrade (2015).

62 Configuração dos pinos de I/O, dos PWMs, dos timers e da frequência de interrupção do ADC Para o comando das chaves, foram definidos como pinos de saída o GPIO00 e o GPIO01, os quais são, respectivamente, o Epwm1A e Epwm2A. Para isso, os bits GPIO00 e GPIO02 do registrador GPAMUX1 foram igualados a 1. Para se usar os botões 1, 2 e 3 da placa de condicionamento, os bits GPIO26, GPIO16 e GPIO20 do registrador GPADIR, foram igualados a zero, para funcionarem como entrada. O GPIO26 é referente ao botão 1, o GPIO16 ao botão 2 e o GPIO20 ao botão 3. O botão 1 é utilizado para incrementar 1% no Iref, o botão 2 é usado para decrementar 1% no Iref e o botão 3 é usado para desligar ou ligar o relé da placa de potência. Com o objetivo de comandar o pino do relé, o bit GPIO87 do registrador GPCDIR, foi igualado a um. Para configurar os leds como saída, o bit GPIO48 do registrador GPBDIR, que equivale ao led 1 da placa, é igualado a um, o bit GPIO86 do registrador GPCDIR, que equivale ao led 2 da placa, é igualado a um e o bit GPIO15 do registrador GPADIR, que equivale ao led 3 da placa, é igualado a um. O led 1 é usado para sinalizar se o botão 1 foi pressionado, o led 2 é usado para sinalizar se o botão 2 foi pressionado e o led 3 para sinalizar se o botão do relé foi pressionado. Para configurar o pino do circuito de sincronismo como entrada, o bit GPIO33 do registrados GPADIR foi igualado a zero. Os timers 1 e 2, responsáveis pelos PWMs, foram configurados para trabalhar no modo up-down. O bit responsável por esta configuração é o CTRMODE, que foi atribuído valor 2, ele é encontrado no registrador TBCTL. Nesse modo, é usada a Equação 5.1 para a contagem que o timer atingir a determinada frequência. Este valor precisa ser atribuído ao registrador TBPRD, responsável por definir a contagem máxima do timer. (5.1) Para este caso, deseja-se uma frequência de 50 khz, ou seja, os timers 1 e 2 precisam contar até 1500 unidades. O timer 0 responsável pela frequência da

63 63 interrupção do ADC, tem sua interrupção do ADC ocorrendo a uma frequência de 25k Hz Rotina de tratamento da interrupção do ADC A rotina do ADC é onde as equações de controle são executadas. Inicialmente são adquiridos os valores de corrente de entrada e de tensão de saída, em seguida os limites de tensão e corrente são verificados. Após a verificação dos erros, se o relé não estiver ativado, as variáveis do controle e o PWM são zerados e caso o contrário, é executado o controle. Nessa parte do código é verificado se o índice da tabela passou do limite, se sim, ele fixa o índice no último elemento da tabela da senóide. Em seguida, as variáveis de controle têm seus valores fixados para que não ocorra nenhuma alteração durante o cálculo, após assa etapa são feitos os cálculos do controle. Após a execução do controle é verificado se o botão 1 ou o botão 2 foram pressionados, se o 1 tiver sido pressionado é verificado o limite máximo da corrente de referência e se a corrente estiver dentro dos limites, a corrente é incrementada. Caso o botão 2 tiver sido pressionado, é verificado o limite mínimo da corrente de referência e se a corrente estiver respeitando os limites, a corrente é decrementada. É verificado se a variável U, o valor obtido pela equação recursiva do controlador de corrente, está dentro dos limites e o valor do duty cycle é atualizado. O botão do relé é verificado, se for pressionado ele desliga a placa de potência e se não ele segue o código normalmente. E por fim é verificado que aconteceu algum erro, esses erros seriam uma corrente de entrada maior que o limite estabelecido ou uma tensão superior à estabelecida no código, dependendo da quantidade de erros o sistema é desligado. O fluxograma dos itens descritos acima, estão localizados na Figura 28. Onde apenas apresenta o sistema atuando e malha de corrente. Para inserir a malha de tensão no sistema, a única diferença é que o Iref é alterado pela equação de controle de tensão de saída, a qual gera uma referência de corrente de acordo com a variação da carga.

64 64 Figura 28 Fluxograma dos comandos executados no ADC.

65 65 6 ANÁLISE MEDIANTE SIMULAÇÃO Com o objetivo de verificar quais são os esforços dos componentes das topologias do retificador de potência utilizado, foi usado um controlador digital e os resultados adquiridos via o software de simulação PSIM. No apêndice B, são apresentados os esquemáticos de simulação. 6.1 RETIFICADORES ĆUK TRIFÁSICO COM PFC OPERANDO EM CCM Topologia 1 O esquemático da topologia 1 do retificador Ćuk trifásico com PFC é apresentado na Figura 29. Figura 29 Esquemático da topologia 1 simulada. Os valores dos componentes, obtidos anteriormente no item 3, são usados para a simulação da topologia 1. Esses valores são apresentados na Tabela 5 e os parâmetros usados são os mesmos da Tabela 1.

66 66 Tabela 5 Valores dos componentes da topologia 1. Parâmetros Valor Descrição [mh] Indutâncias de entrada [mh] Indutâncias de saída [mf] [Ω] [μf] Capacitâncias de entrada Capacitâncias de saída Resistor de carga Fonte: Autoria própria Os esforços nos componentes no modo de condução contínua obtidos via simulação no PSIM, estão apresentados na Tabela 6. Tabela 6 Esforços nos componentes obtidos via simulação da topologia 1. Parâmetro Valor Descrição [v] 4,0169 Corrente pico nos Diodos Retificadores [A] 1,2039 Corrente média nos Diodos Retificadores [A] 1,8855 Corrente eficaz nos Diodos Retificadores [V] 338,08 Tensão de pico nos Diodos Retificadores [A] 12,3550 Corrente pico na Chave S [A] 2,0877 Corrente média na Chave S [A] 3,9816 Corrente eficaz na Chave S [V] 342,60 Tensão de pico na Chave S [A] 12,5029 Corrente pico no Diodo Do [A] 3,5057 Corrente média no Diodo Do [A] 5,5200 Corrente eficaz no Diodo Do [V] 328,00 Tensão de pico no Diodo Do [A] 4,0170 Corrente máxima no indutor Li [A] 8,5766 Corrente máxima no indutor Lo1

67 67 [A] 8,5297 Corrente máxima no indutor Lo2 [A] 263,73 Tensão máxima no capacitor Ci1 [A] 263,78 Tensão máxima no capacitor Ci2 [A] 128,20 Tensão eficaz no capacitor Ci1 [A] 127,89 Tensão eficaz no capacitor Ci2 [A] 100,02 Tensão máxima no capacitor Cf [A] 999,91 Tensão eficaz no capacitor Cf THD [%] 4,39 Taxa de distorção harmônica FP 0,9978 Fator de potência Topologia 2 O esquemático da topologia 2 do retificador Ćuk trifásico com PFC é apresentado na Figura 30. Figura 30 Esquemático da topologia 2 simulada.

68 68 Os valores dos componentes usados para a simulação da topologia 2, são os mesmos apresentados na Tabela 5. Os esforços nos componentes no modo de condução contínua obtidos via simulação no PSIM, estão apresentados na Tabela 7. Tabela 7 Esforços nos componentes obtidos via simulação da topologia 2. Parâmetro Valor Descrição [v] 4,1747 Corrente pico nos Diodos Retificadores [A] 1,2177 Corrente média nos Diodos Retificadores [A] 1,9151 Corrente eficaz nos Diodos Retificadores [V] 342,53 Tensão de pico nos Diodos Retificadores [A] 13,005 Corrente pico na Chave S1 [A] 0,9506 Corrente média na Chave S1 [A] 3,6491 Corrente eficaz na Chave S1 [V] 342,67 Tensão de pico na Chave S1 [A] 12,576 Corrente pico na Chave S2 [A] 1,0745 Corrente média na Chave S2 [A] 3,7739 Corrente eficaz na Chave S2 [V] 337,12 Tensão de pico na Chave S2 [A] 12,831 Corrente pico no Diodo Do [A] 3,6984 Corrente média no Diodo Do [A] 5,6515 Corrente eficaz no Diodo Do [V] 324,71 Tensão de pico no Diodo Do [A] 4,1008 Corrente máxima no indutor Li [A] 8,5128 Corrente máxima no indutor Lo1 [A] 8,5808 Corrente máxima no indutor Lo2 [A] 263,97 Tensão máxima no capacitor Ci1 [A] 263,67 Tensão máxima no capacitor Ci2 [A] 129,59 Tensão eficaz no capacitor Ci1

69 69 [A] 129,89 Tensão eficaz no capacitor Ci2 [A] 100,18 Tensão máxima no capacitor Cf [A] 100,01 Tensão eficaz no capacitor Cf THD [%] 4,68 Taxa de distorção harmônica FP 0,9963 Fator de potência 6.2 COMPARAÇÃO ENTRE AS TOPOLOGIAS Alguns parâmetros do sistema foram calculados com o objetivo de fazer uma análise comparativa entre as duas topologias. Dentre esses parâmetros estão os índices de desempenho (KOLAR e ERTL, 1999), os quais dão valores a três fatores que envolvem os semicondutores usados no retificador. Os primeiros fatores a serem calculados são os de utilização dos interruptores e dos diodos, apresentados respectivamente nas equações 6.01 e Quanto maior o valor desses fatores, menor é a potência comutada pelos semicondutores. (6.01) (6.02) Outros fatores a serem calculados são os de perdas por condução nos interruptores e nos diodos, que são apresentados, respectivamente, nas equações 6.03 e Esses fatores indicam a eficiência, quanto maior o seu valor, menor a eficiência da estrutura. (6.03) (6.04)

70 70 Por fim, é calculado o fator de perda por comutação nos interruptores, apresentado na Equação Por ser um fator de perda, quanto maior o seu valor menor é a sua eficiência. (6.05) A Tabela 8 apresenta os índices de desempenho das topologias. Onde a duas topologias apresentaram resultados semelhantes. Os únicos fatores que tiveram um distanciamento considerável entre os resultados são os fatores de utilização dos interruptores, o qual a topologia 1 apresentou um resultado melhor, e o de perdas por condução, neste caso a topologia 2 apresentou o melhor resultado. Dificultando, assim, escolher qual é a melhor topologia. Tabela 8 Índices de desempenhos das topologias trifásicas. Topologias 1 0,0844 0,0290 0,690 2,641 2, ,0425 0,0320 0,673 2,141 2, FORMAS DE ONDA DAS TOPOLOGIAS Os resultados foram obtidos por meio de simulação via PSIM e o esquemático usado é apresentado no Apêndice B. Para manter a figuras mais limpas serão analisadas apenas as formas de onda de uma fase do retificador, a única diferença entre as fases é o deslocamento de -120 e 120. As Figuras 31 e 32 apresentam as correntes de entrada e abaixo as tensões de entradas, respectivamente, da topologia 1 e 2. Percebe-se que as correntes de entrada estão com uma forma semelhante à de uma senóide e estão em fase com suas respectivas tensões de entrada.

71 71 Figura 31 Correntes e tensões de entrada da topologia 1. Figura 32 Correntes e tensões de entrada da topologia 2. A Figura 33 apresenta as formas e onda da corrente e da tensão no interruptor da topologia 1 e a Figura 34 apresenta as formas de onda da corrente e da tensão nos interruptores da topologia 2.

72 72 Figura 33 Corrente e tensão na chave da topologia 1. Figura 34 Corrente e tensão nas chaves da topologia 2. A Figura 35 apresenta a corrente e a tensão no diodo de saída da topologia 1 e a Figura 36 apresenta a corrente e a tensão no diodo de saída da topologia 2.

73 73 Figura 35 Corrente e tensão no diodo de saída da topologia 1. Figura 36 Corrente e tensão no diodo de saída da topologia 2. As Figura 37 e 38 apresentam a corrente no indutor de entrada e nos indutores de saída da topologia 1 e 2, respectivamente.

74 74 Figura 37 Corrente no indutor de entrada e nos de saída da topologia 1. Figura 38 Corrente no indutor de entrada e nos de saída da topologia 2. Ao analisar a corrente do indutor de entrada, pode-se notar sua forma praticamente senoidal, diferente da corrente fornecida aos retificadores sem PFC. Nas Figura 39 e 40 são apresentadas as tensões nos capacitores de entrada e saída da topologia 1 e 2, respectivamente.

75 75 Figura 39 Tensão nos capacitores de entrada e no de saída da topologia1. Figura 40 Tensão nos capacitores de entrada e no de saída da topologia 2. As Figuras 41 e 42 apresentam a FFT da corrente de entrada dos retificadores em uma frequência próxima à da rede e as Figuras 43 e 44 apresentam a FFT em uma frequência próxima a de chaveamento.

76 76 Figura 41 FFT nas baixas frequências da topologia1. Figura 42 FFT nas baixas frequências da topologia 2. Figura 43 FFT nas altas frequências da topologia1.

77 77 Figura 44 FFT nas altas frequências da topologia 2. As Figuras 45 e 46 apresentam, respectivamente, os testes do controle da topologia 1 e 2, onde se tem uma carga de 10 Ω na saída do retificador e num instante 0,52 segundo a carga é retirado, assim a corrente Iref é decrementado até zero estabilizando a tensão Vo. Figura 45 Teste da topologia 1 para circuito aberto após 0,52 s.

78 78 Figura 46 Teste da topologia 2 para circuito aberto após 0,52 s. Outro teste, foi a redução de 50 % da carga após 0,6 segundos. As Figuras 47 e 48 apresentam, respectivamente, os testes nas topologias 1 e 2. Como se pode analisar pelas figuras abaixo, quando a carga é reduzida para a metade a tensão de saída cai e em seguida as correntes de entrada tem suas amplitudes aumentadas com o intuito de compensar a queda da carga, conseguindo voltar a ter uma tensão Vo igual a 100 V novamente. Figura 47 Teste da topologia 1 para uma redução de 50 %, após 0,6 s.

79 79 Figura 48 Teste da topologia 2 para uma redução de 50 %, após 0,6 s.

80 80 7 CONSTRUÇÃO DO HARDWARE E ANÁLISE DOS ENSAIOS EXPERIMENTAIS 7.1 CONSTRUÇÃO DA PLACA DE FONTES AUXILIARES A placa das fontes auxiliares foi desenvolvida pela autora desse trabalho. Ela foi feita para alimentar a placa de condicionamento de sinais, os circuitos totem pole e as placas de potência. Ela é composta basicamente por reguladores lineares de tensão. Cada uma das saídas possuem uma função específica. Uma saída de +5 V e uma de +/- 15 V são usadas para alimentar a placa de condicionamento de sinais. Três saídas de +15 V alimentam três circuitos totem pole. Como serão utilizadas três placas de retificadores monofásicos, para cada fase do retificador trifásico, terão três saídas de +5 V e mais três saídas de +/- 12 V. O esquemático é apresentado no apêndice A e a placa montada é apresentada na Figura 49. Figura 49 Placa de fontes auxiliares.

81 CONSTRUÇÃO DA PLACA DE CONTROLE E CONDICIONAMENTO DE SINAL A placa possui a mesma base da utilizada por LAUREANO (2016) e foi adaptada para fazer parte deste conversor. Nesta placa se encontra o processador digital de sinais utilizado para o controle do conversor. A placa é usada para tratar os sinais de tensão e corrente do conversor, esses dados são tratados por meio dos filtros passa baixas apresentados no item 4.2, estágios de ganho, offset e grampeadores que impedem que o nível de tensão que chega ao ADC do processador seja maior que 3 V, esquemático no Apêndice A. Ela também possui três botões, um usado para ligar e desligar o relé das placas de potência e os outros dois usados para incrementar e decrementar o Iref (corrente de referência) durantes os testes da malha de tensão. Possui seis saídas de PWM usadas para controlar as chaves do conversor, seis entradas de ADC, usadas para a leitura dos parâmetros de corrente de entrada e tensão de saída, três estradas de sincronismo, usado para zerar a tabela da senóide, e uma saída para o controle do relé. A Figura 50 apresenta o layout da placa de condicionamento de sinal e a Figura 51 apresenta a placa de controle montada. Os esquemáticos dos circuitos adaptados, são apresentados no apêndice A. Figura 50 Layout placa de controle e condicionamento de sinal. Fonte: Laureano (2016).

82 82 Figura 51 Placa de controle e condicionamento de sinal. 7.3 CONSTRUÇÃO DA PLACA DE POTÊNCIA Na construção do protótipo, buscou-se montar três placas monofásicas e colocar as saídas delas em paralelo. E também buscou-se encontrar uma forma de possibilitar a montagem das duas topologias na mesma placa, chegando no esquemático apresentado na Figura 52.

83 83 Figura 52 Esquemático configurável do conversor. S1 S2 placa de potência. A Tabela 9 apresenta os componentes utilizados para a construção da Tabela 9 Componentes usados no retificador. Descrição Topologias 1 e 2 Sensor de Corrente LTS 25-NP Diodos Di1, Di2, Di3 1N V (pico) / 3 A (média) e Di4 Indutor Li1 Indutância: 3,46 mh Número de espiras: 160 Fio condutor: 2x20 AWG Núcleo: APH46P60 Chaves S1 e S2 SPW47N60C3 650 V (pico) / 30 A (rms) Capacitores Ci1 e 2x1 μf / 400 V Ci2 Diodo Do MUR V (pico) / 8 A (média) Indutores Lo1 e Lo2 Indutância: 964 μh Número de espiras: 87 Fio condutor: 2x23 AWG Núcleo: E-42/20 Capacitor Co 6x470 μf / 250 V Carga Ro Reostato 30 Ω / 750 W (monofásico) ou 10 Ω / 2250 W (trifásico) Sensor de tensão LV 20-P

84 84 A placa de potência possui além do conversor, duas entradas para os drivers para o acionamento das chaves, um circuito com sensor de tensão, um circuito com sensor de corrente, um transformador de 127 Vrms para o sincronismo, um relé para ligar e desligar o conversor de potência, um fusível e um varistor como circuito de proteção. A Figura 53 e 54 apresentam o layout da placa, vista superior e inferior, respectivamente. A Figura 55 apresenta a placa montada. Figura 45 Lado superior do layout da placa de potência. Figura 46 Lado inferior do layout da placa de potência.

85 85 Figura 55 Placa de potência montada. 7.4 PLACA DO DRIVER DE ACIONAMENTO DO INTERRUPTOR A placa do driver (Gate Driver C1.0, INEP ), foi adaptada para este conversor, pois o circuito original usa uma entrada de PWM de 0 até +3.3 V enquanto que a usada para esse projeto é de 0 até +15 V. Ela é responsável por adaptar os níveis de tensão e corrente da saída da placa de condicionamento de sinais, com o intuito de fornecer o necessário para comandar o interruptor. A tensão de saída PWM do driver é de 5 V até +15 V. A Figura 56 e 57 apresentam o layout do driver, vista superior e inferior, respectivamente. A Figura 58 apresenta o driver montado. Figura 56 Lado superior do layout do driver.

86 86 Figura 57 - Lado inferior do layout do driver. Figura 58 Driver montado. 7.5 PLACA TOTEM POLE Nos testes CC-CC do retificador, percebeu-se que com o aumento da tensão, o indutor de entrada produzir um ruído e ao analisar a placa do conversor foi notado que a placa de condicionamento de sinais não conseguia fornecer corrente suficiente ao driver. Desse modo, foi utilizado o circuito totem pole para fornecer a corrente necessária. A Figura 59 apresenta a placa montada.

87 87 Figura 59 Placa do circuito totem pole. 7.6 ENSAIOS DA TOPOLOGIA 1 COM O RETIFICADOR OPERANDO COM PFC EM MALHA FECHADA Para os testes do sistema, inicialmente foi feito um teste CC-CC, onde se foram validados os funcionamentos dos sensores, corrente e tensão, e da placa do conversor. Nesse teste foi mantido um duty cycle fixo de 50 % e a tensão de entrada variando de 0 até 100 V. Inicialmente o sistema não apresentava um bom funcionamento, pois a partir de 70 V o indutor começava a produzir um ruído e o PWM do driver ficava muito ruidoso. Com o objetivo de resolver esse problema, foram feitos diversos projetos de indutores, os quais foram a alteração do entreferro, alteração do diâmetro do fio usado e alteração de núcleo. No entanto, nenhum deles resolveu completamente o problema. Em seguida, foi analisado o PWM gerado pelo driver, o qual funcionava muito bem até 70 V. Após avaliar a saída do Driver, foi analisado o sinal PWM de entrada. Para isso foi montado um circuito com o CI 555, para substituir a saída PWM gerada pela placa de condicionamento, na frequência de 50k Hz e duty cycle de 50 %. Com isso o indutor parou de produzir ruído e o conversor passou a funcionar corretamente. Ao analisar a saída do PWM da placa de condicionamento, notou-se que ela não conseguia fornecer corrente o suficiente ao driver. Para corrigir esse

88 88 problema, foi desenvolvido o circuito totem pole, o qual consegue fornecer a corrente necessária ao conversor. Em seguida, com o objetivo de validar a malha de corrente, foi aplicada uma tensão de entrada contínua de 100 V e a corrente de referência (Iref) poderia ser alterada de 0 até 100 % da corrente máxima calculada para a corrente de entrada, por meio dos botões 1 e 2. Com um Iref baixo o sistema funcionava, no entanto, ao aumentar a potência ele começa a oscilar. Para corrigir esse problema, segundo Pomilio (2016), pela forma de onda obtida a capacitância de entrada estava abaixo do seu valor. Desse modo os valores do Capacitor de entrada usados foram alterados para 4 μf. Com isso e o controle adaptado para essa capacitância, a oscilação na corrente de entrada reduziu Topologia 1 operando em malha fechada de corrente, simulação Para se fazer uma melhor analise dos resultados experimentais do retificador monofásico com apenas a malha de corrente, foram adquiridos os dados por meio de simulação da topologia 1 monofásica (Figura 60). Figura 60 Retificador Ćuk monofásico, topologia 1. Ci1 Lo1 Dr1 Dr3 Li Vin Dr2 Dr4 S1 Do Co Ro Ci2 Lo2 Os parâmetros usados são os mesmos da tabela 1 no item 3 e os valores dos componentes são apresentados na tabela 10. A Tabela 11 apresenta os dados obtidos por meio da simulação,

89 89 Tabela 10 Valores dos componentes da topologia 1. Parâmetros Valor Descrição [mh] Indutâncias de entrada [mh] Indutâncias de saída [μf] Capacitâncias de entrada [mf] Capacitâncias de saída [Ω] Resistor de carga Tabela 11 Resultados obtidos na simulação da topologia 1. Parâmetro Valor Descrição [v] Tensão máxima da entrada [A] [A] [A] [A] [A] Corrente máxima no indutor de saída Corrente máxima no indutor de entrada Corrente eficaz no indutor de entrada Tensão máxima no diodo de saída Tensão máxima na chave [A] Tensão máxima no capacitor de entrada 1 [A] Tensão máxima no capacitor de entrada 2 THD [%] FP Taxa de distorção harmônica Fator de potência Topologia 1 operando em malha fechada de corrente, experimento Após validar os parâmetros mencionados anteriormente, foram iniciados os testes em CA-CC na placa monofásica. Para isso foi usado um varivolt com uma tensão fixa de, aproximadamente, 127 Vrms, uma capacitância de saída de 2,8 mf e uma carga de 30 Ω. Nessa etapa não foi utilizada a malha de tensão, apenas a de corrente, com um Iref alterada via botão 1 e 2. Na Figura 61, no canal 1 tem-se a tensão de saída, canal 2 é a corrente no Indutor de entrada, canal 3 é a tensão de entrada e o canal 4 apresenta o sinal de sincronismo. Para este caso tem-se uma tensão de entrada de 121,5 Vrms e Iref

90 90 de 100%. Comparando a corrente eficaz e máxima da entrada obtidas via osciloscópio, respectivamente, 2,656 A e 3,817 A, com os valores simulados no item 7.6.1, tem-se, respectivamente, 2,6366 A e 3,8885 A. Observasse que os valores ficaram muitos próximos. Figura 61 Teste do controle em CA-CC, malha de corrente. Fonte: Autoria Própria. Além do osciloscópio, também foi utilizada o analisador de potência PA1000. Possibilitando analisar a THD da corrente de entrada, sendo que para esse experimento ela ficou em 5,2176 % e o fator de potência ficou em 0,9808. Comparando esses valores com os valores simulados no item 7.6.1, percebe-se que não há muita diferença, pois, o FP simulado foi de 0,9981 e a THD de 4,74 %. A Tabela 12 abaixo apresenta as médias dos resultados obtidos pelo software do analisador de potência.

91 91 Tabela 12 Média dos resultados obtidos com Iref de 100 %, via software do analisador de potência. Fr [Hz] Vi_ef [V] Iin_ef [A] Pin [W] FP Vin_THD[%] Iin_THD[%] 59, ,7597 2, ,177 0,9808 3,2421 5,2176 A Figura 62 apresenta no canal 2 as formas de onda da corrente de entrada, no canal 1 tensão entre o dreno e source da chave e no canal 4 a tensão aplicada no diodo de saída. Comparando as tensões máximas na chave e no diodo de saída obtidas pelo osciloscópio, respectivamente, 309,2 V e 305,8 V, com a simulação do item 7.6.1, onde é 303,38 V e é 297,06 V. Novamente os valores obtidos são bem próximo dos simulados. Figura 62 Corrente de entrada, tensão chave e Diodo de saída, malha de corrente A Figura 63 traz as formas de onda de corrente no indutor Lo2 e as tensões nos capacitores Ci1 e Ci2. Comparando as tensões máximas nos capacitores 1 e 2 de entrada, obtidos via osciloscópio, respectivamente, 138,9 V e

92 92 139,0 V, com a simulação do item 7.6.1, onde é 151,69 V e é 151,69 V. Figura 63 Corrente no indutor Lo1 e tensão nas capacitâncias de saída. A Figura 64 apresenta alguns dados mostrados pelo osciloscópio. Onde em azul tem-se a corrente de entrada e em lilás a tensão de entrada. O fator de potência apresentado pelo osciloscópio é de 0,9765, valor próximo do que foi obtido via analisador de potência.

93 93 Figura 64 Dados obtidos via osciloscópio.

94 94 8 CONCLUSÃO O trabalho apresenta o estudo inicial de retificadores Ćuk trifásicos com elevado fator de potência. Nele foi apresentado a metodologia e o projeto de controladores digitais para os retificadores propostos e em seguida obtidos os resultados das simulações e os experimentais. Com base nos objetivos propostos no início deste trabalho, foi concluído que uma boa parte das propostas foram realizadas. Pois comparando os resultados, calculados, simulados e experimentais, obteve-se valores muito similares. Foi testada a placa de potência monofásica com a topologia 1, usando apenas a malha de corrente, pois com o tempo que se teve para desenvolver o sistema, não foi possível fazer muitos testes experimentais. No entanto, teve-se sucesso ao fazer o retificador monofásico funcionar com apenas a malha de corrente, com isso pode-se analisar os dados experimentais com os simulados, os quais foram bem similares, desse modo pode-se concluir que o controle de corrente funciona. Não foi conseguido implementar a malha de tensão, mas com base nos testes feitos nas simulações no item 6.3, percebe-se que o controle da tensão de saída funciona. Foi feito um estudo das duas topologias trifásicas mediante simulação, onde os parâmetros de tensões de capacitores, as correntes nos indutores e os esforços nos semicondutores (chaves e diodos), permitindo os cálculos dos índices de desempenho. Com o correto funcionamento das topologias no simulador, foi feito um estudo do processador TMS320F28335, para conseguir implementar as equações recursivas que regem o comportamento dos controladores. Os timers, conversores A/D, PWMs, entre outros foram configurados, para o sistema fazer as leituras e executar as ações de comando da maneira desejada. Os resultados de simulação para os retificadores trifásicos, onde verificouse que os retificadores estudados apresentam elevado fator de potência, reduzida taxa de distorção harmônica das correntes de entrada e controle da tensão de saída. Como continuidade do trabalho, deve-se implementar experimentalmente a malha de tensão, devem ser feitos os testes experimentais da topologia 2 e após esses testes, implementar o controle para os conversores trifásicos e validar o funcionamento deles experimentalmente.

95 95 REFERÊNCIAS ANDERSON, José. A. Controle digital aplicado em retificadores Ćuk para correção de fator de potência. IFSC, ANDERSON, J. A.; ANDRADE, J. M.; BATISTA, F. A. B.; COELHO, B.; FONT, C. H. I. Estudo de retificadores Ćuk monofásicos com elevado fator de potência. Instituto Federal de Santa Catarina, Campus Florianópolis. INDUSCON ANDRADE, Jéssika. M. Desenvolvimento de um sistema de potência configurável para ensaios de componentes magnéticos. IFSC, BARBI, I. Eletrônica de Potência. 6. Ed. Santa Catarina: Florianópolis, BARBI, I; FONT, C.H.I; ALVES, R.L. Projeto físico de indutores e transformadores. Universidade Federal de Santa Catarina, Florianópolis, BARBI, I; MARTINS, D.C. Conversores CC-CC básicos não isolados. Edição dos autores. Santa Catarina: Florianópolis, BATISTA, F. A. B.; PERAÇA, M. T.; PIVA, J. L. Conversor boost PFC baseado na célula de comutação de quatro estados. Departamento acadêmico de eletrônica IFSC Câmpus Florianópolis, BATISTA, Flábio A. B. Modulação Vetorial aplicada a retificadores trifásicos PWM unidirecionais. Tese (Doutorado) Universidade Federal de Santa Catarina, Florianópolis, BORGONOVO, Deivis. Análise modelagem e controle de retificadores PWM trifásicos. INEP UFSC, 2005 BRITTO, J. R. Análise, projeto e implementação de conversores CC-CC com ampla faixa de conversão aplicados em iluminação de estado sólido. Universidade Federal de Uberlândia, BUSO S. and MATTAVELLI P. Digital Control in Power Electronics. 1 ed. Morgan & Claypool COSTA, P. J. Silva. Retificadores SEPIC monofásicos e trifásicos aplicados no processamento da energia elétrica proveniente de aerogeradores de pequeno porte. Ponta Grossa, ERICKSON, Robert. W. Fundamentals of Power Electronics. University of Colorado, FARDOUN A. A.; ISMAIL E. H; SABZALI A. J.; AL-SAFFAR M. A., New Efficient Bridgeless Ćuk Rectifiers for PFC Applications. IEEE Transactions on Power Electronics, vol. 27, no. 7, pp , 2012

96 96 HART, Daniel W. Eletrônica de potência Análise e projetos de circuitos KOLAR J.; ERTL, H. Status of the Techniques of Three-Phase Rectifier Systems with Low Effects on the Mains. 21st. Annual International Telecommunications Energy Conference (INTELEC 99). Proceedings. Copenhagen, Denmark, 6-9 June LAUREANO, Raul. Sistema de condicionamento de sinais para controle digital de retificadores PWM com correção de fator de potência. IFSC, LIN B. T.; LEE Y. S. Power-factor correction using Cúk converters in discontinuous-capacitor-voltage mode operation. IEEE Transactions on Industrial Electronics, vol. 44, no. 5, pp , October, MUSSOI, Fernando L. R. Sinais senoidais: tensão e corrente alternadas. 6. Ed. Florianópolis: Instituto Federal de Santa Catarina (IFSC), OGATA, Katsuhiko. Discrete Time Control Systems. 2ª edição, Prentice-Hall. New Jersey, OGATA, Katsuhiko. Engenharia de Controle Moderno. 4ª edição, Prentice Hall, São Paulo, PACHECO, Juliano de O. Conversor CA-CC Ćuk baseado na célula de comutação de três estados com correção de fator de potência aplicado em carregador de banco de baterias. Universidade Federal do Ceará (UFC), POMILIO, José A. Pré-reguladores de fator de potência. UNICAMP, SABZALI A.; ISMAIL E. H.; AL-SAFFAR M.; FARDOUN A. New bridgeless DCM sepic and Ćuk PFC rectifiers with low conduction and switching losses. IEEE Trans. Ind. Appl., vol. 47, no. 2, pp , Mar./Apr SIMONETTI D. S. L.; SEBASTIAN J.; DOS REIS F. S.; UCEDA J., Design criteria for SEPIC and Ćuk converters as power factor preregulators in discontinuous conduction mode. International Conference on Industrial Electronics, Control, Instrumentation, and Automation, vol. 1, pp , SIMONETTI D. S. L.; SEBASTIAN J.; UCEDA J. The discontinuous conduction mode Sepic and Ćuk power factor preregulators: analysis and design. IEEE Trans. on Industrial Electronics, vol. 44, no. 5, pp , October, SOEIRO T. B.; FRIEDLI T.; KOLAR J. W. Swiss Rectifier - A Novel Three-Phase Buck-Type PFC Topology for Electric Vehicle Battery Charging. In: 27th Annual IEEE Applied Power Electronics Conference and Exposition, 2012, pp STUPAR A.; FRIEDLI T.; MINIBOCK J.; KOLAR J. W. Towards a 99% Efficient Three-Phase Buck-Type PFC Rectifier for 400-V DC Distribution Systems. IEEE Transactions on Power Electronics, vol. 27, no. 4, pp , April, 2012.

97 97 THORNTON ELETRÔNICA LTDA. Catálogo de ferrite. São Paulo, TOMASELLI, L. C. Controle de um pré-regulador com alto fator de potência utilizando o controlador DSP TMS320F243. INEP UFSC, UNITRODE CORPORATION. Unitrode switching regulated power supplydesign seminar manual YANG H. T.; CHIANG H. W.; CHEN C. Y. Implementation of Bridgeless Ćuk Power Factor Corrector With Positive Output Voltage. IEEE Transactions on Industrial Electronics, vol. 51, no. 4, pp , July/August, 2015.

98 APÊNDICES 98

99 99 APÊNDICE A DIAGRAMA ELÉTRICO DO SISTEMA Neste tópico são apresentados o diagrama elétrico completo. Figura 65 Esquema elétrico do transformador.

100 100 Figura 66 Esquemático das fontes auxiliares.

101 101 Figura 67 Circuito de detecção de passagem por zero da rede CA. Fonte: Laureano (2016). Figura 68 Esquemático do drive de acionamento das chaves.

102 102 Figura 69 Esquemático do conversor de Potência. Figura 70 Condicionamento do sinal do sensor de corrente. Figura 71 Condicionamento do sinal do sensor de tensão.