MICROPCI V1.1 INTERFACE PCI - MANUAL DE UTILIZAÇÃO. Octávio César Martins Pinto

Transcrição

1 MICROPCI V. INTERFACE PCI - MANUAL DE UTILIZAÇÃO Octávio César Martins Pinto octavio.pinto@fe.up.pt Departamento de Engenharia Electrotécnica e de Computadores a Edição, Maio 00 - Rev..

2 Conteúdo Introdução ao MICROPCI Constituição e características. Conectores da interface Alimentação Conector de ligação a CORE Conector genérico Conector PCI Configuração dos jumpers Cabos de ligações Flat Cable de 0 pinos Flat Cable de 0 pinos Power Cable Modo de funcionamento. Escrita série e directa Leitura série e directa Modificações do MICROPCIv.0 A Hardware da interface MICROPCI A. PCB A. Lista de Componentes A. Esquema Eléctrico B Características gerais do shift register xxx C Aspectos sobre futuros melhoramento da interface ii

3 Capítulo Introdução ao MICROPCI A interface MICROPCI é resultado de um projecto de fim de curso de Engenharia Electrotécnica, desenvolvido pelo aluno Octávio César Martins Pinto. A interface MICROPCI é uma interface PCI de bits para microcontroladores de bits. Este documento é um manual de utilização da interface MICROPCI, descrevendo a suas características, e o modo de utilização da mesma. Figura.: MicroPCI v.

4 Capítulo Constituição e características O MICROPCI é uma interface geral para acesso e controlo do barramento PCI com alimentação própria, através de um sistema microcontrolado ou outro. Para isso existe dois conectores principais para ligação destes sistemas que estão descritos nas secções seguintes.. Conectores da interface Figura.: Conectores da interface.. Alimentação Figura.: Conector de alimentação DC

5 O conector da alimentação permite a ligação de uma Fonte DC entre.v e V. Este conector tem protecção contra inversão de polaridade, mas só funciona tendo a polaridade correctamente ligada! É recomendado utilizar uma tensão de alimentação da ordem dos V, para evitar sobreaquecimento dos reguladores de tensão. Existe um LED (Vermelho) que quando ligado indica que a interface está correctamente ligada... Conector de ligação a CORE A interface disponibiliza um conector de ligação directa à CORE, facilitando o desenvolvimento de software para microcontrolador de bits. Este é um conector de 0 pinos, mas só alguns dos sinais são utilizados. Figura.: Conector de ligação a CORE (0 pinos) Pino 0 Sinal Sinal Descrição Pino 0 Sinal Sinal Descrição P.0 PCI CLOCK do barramento PCI 0 VCC - - P. S IN Serial INPUT - shifts registers P0.0(AD0) - - P. DEVSEL# Sinal PCI - Device Select P0.(AD) - - P. TRDY# Sinal PCI - Target Ready P0.(AD) - - P. STOP# Sinal PCI - Stop transaction P0.(AD) - - P. OE Output Enable - shifts registers P0.(AD) - - P. PAR Sinal PCI - Parity P0.(AD) - - P. S Mode Select - shifts registers P0.(AD) - - RESET RST Reset - do barramento PCI P0.(AD) P.0(RxD) - - EA/VPP - - P.(TxD) ALE/PROG - - P.(INT0) INTB# Sinal PCI - Interrupt B (e D) a PSEN - - P.(INT) INTA# Sinal PCI - Interrupt A (e C) b P.(A) - - P.(T0) CLOCK - shifts registers P.(A) - - P.(T) S OUT Serial OUTPUT - shifts registers P.(A) - - P.(WR) - - P.(A) - - P.(RD) - - P.(A) P.(A0) P.(A) Ground P.0(A) - - a Ver configuração do Jumper. b Ver configuração do Jumper. Tabela.: Definição dos sinais do conector de ligação à CORE de 0 pinos

6 .. Conector genérico Existe um outro conector de 0 pinos que disponibiliza a maior parte dos sinais do barramento PCI e todos os sinais de controlo da interface. Este conector permite aceder a sinais que possam ter relevância em algumas aplicações. Figura.: Conector genérico (0 pinos) Pino Sinal Descrição Ligação INTB# Sinal PCI - Interrupt B (e D)* barramento PCI com R=0k pull-up INTA# Sinal PCI - Interrupt A (e C)* barramento PCI com R=0k pull-up S OUT Serial OUTPUT - shifts registers shift register PAR Sinal PCI - Parity barramento PCI /CLR Clear - shifts registers shift register STOP# Sinal PCI - Stop transaction barramento PCI PERR# Sinal PCI - Parity Error barramento PCI S IN Serial INPUT - shifts registers shift register PCI CLOCK do barramento PCI barramento PCI 0 PRSNT# Sinal PCI - Device Present barramento PCI com R=0k pull-up PRSNT# Sinal PCI - Device Present barramento PCI com R=0k pull-up GNT# Sinal PCI - Grant barramento PCI REQ# Sinal PCI - Request barramento PCI DEVSEL# Sinal PCI - Device Select barramento PCI TRDY# Sinal PCI - Target Ready barramento PCI SERR# Sinal PCI - System Error barramento PCI /OE Output Enable - shifts registers shifts registers S Mode Select - shifts registers shifts registers CLOCK - shifts registers shifts registers 0 RST Reset - do barramento PCI via inversor para o barramento PCI Tabela.: Definição dos sinais do conector geral de 0 pinos.. Conector PCI A interface foi desenvolvida em torno do conector PCI de bits/v. Figura.: Conector PCI de bits/v ( pinos)

7 Figura.: Descrição dos pinos do conector PCI Nota: Sinais do conector PCI que não foram usados na interface: Sinais JTAG : A-TRST#, A-TMS, A-TDI, B-TCK, B-TDO. Sinais de POWER Management : A-.Vaux, A-PME#. Todos os sinais reserved : A, A, A0, A, B0, B. Sinais de expansão de bits : A0-REQ#, B0-ACK#. Sinal B-LOCK#

8 . Configuração dos jumpers No MICROPCI existe apenas jumpers, que permite aceder às interrupções INTC# e INTD# do barramento PCI. Figura.: Configuração dos Jumpers Jumper OFF ON JP INTA# INTA# e INTC# JP INTB# INTB# e INTD# Tabela.: Definição dos Jumpers Sendo as saídas INTA#, INTB#, INTC# e INTD# open-drain, a ligação deste sinais foram agrupados dois a dois para diminuir o número de sinais necessários. O circuito de ligações pode ser visto no esquema eléctrico da página na figura A.. Nota: Caso os jumpers estejam ON, para saber qual a interrupção que foi gerada é necessário consultar os registos internos de cada função do dispositivo PCI.. Cabos de ligações.. Flat Cable de 0 pinos O cabo de 0 pinos permite a ligação directa à placa de desenvolvimento CORE. Figura.: Flat cable de ligação do MICROPCI à CORE

9 Na figura seguinte mostra-se a forma correcta da ligação do MicroPCI à CORE Figura.: Ligação entre MICROPCI e CORE.. Flat Cable de 0 pinos O cabo de 0 pino permite a ligação dos sinais do MicroPCI à uma breadboard. Figura.0: Flat cable para ligação à breadboard.. Power Cable O cabo de alimentação permite alimentar a micropci. Como já foi referido este poderá ligar a uma fonte de alimentação DC externa de.v - V. Figura.: Cabo de Alimentação do MicroPCI Como está representado na figura. o conector preto é a massa, e o vermelho o conector positivo! (A inversão destes não danificará o MicroPCI, mas não funcionará até por correctamente os conectores.)

10 Capítulo Modo de funcionamento Sendo o barramento PCI constituído por muitos sinais ( de endereços/dados e principais de controlo), seria difícil ligar e controlar directamente através de pequenos microcontroladores, nomeadamente os de bits. Esta interface foi, portanto, desenvolvida de modo a poder aceder à maior parte dos sinais em modo série recorrendo a shifts registers universais de bits ligados em cadeia, ou seja permitindo ler e escrever n vezes bits com apenas sinais (Excluindo o clear ). Neste caso foram utilizado shifts registers disponibilizando um total de 0bits. Figura.: Representação lógica da cadeia dos shifts registers usados na interface. Nota: As características principais dos shifts register podem ser encontradas nos anexos B página. Os sinais do barramento PCI, ao qual liga cada registo dos shifts registers, encontra-se na tabela. na página. Na versão. da interface MICROPCI, o sinal, já não está disponível nos conectores (Substituído por PAR). Sendo que a cadeia de shifts registers só têm dois modos de funcionamento:. Shift Right - A cada impulso de Clock, os 0 registos são deslocados no sentido de S IN para S OUT.. Parallel Load - A cada impulso de Clock, os 0 sinais são carregados para os registos. Por outro lado, o shift register U, só funciona como output isto é o sinal OE só controla os buffers de saída de U,U,U e U que correspondem aos bits de AD. Nas secções seguintes, mostra-se como utilizar a cadeia de shifts registers, para escrever e ler sinais do barramento PCI.

11 Shift Número Sinal Número Sinal Register do pino na cadeia PCI U A/QA ou I/O0 AD[] U B/QB ou I/O AD[] U C/QC ou I/O AD[] U D/QD ou I/O AD[] U E/QE ou I/O AD[] U F/QF ou I/O AD[] U G/QG ou I/O AD[] U H/QH ou I/O AD[] U A/QA ou I/O0 IDSEL U B/QB ou I/O 0 FRAME# U C/QC ou I/O - U D/QD ou I/O IRDY# U E/QE ou I/O C/BE[]# U F/QF ou I/O C/BE[]# U G/QG ou I/O C/BE[]# U H/QH ou I/O C/BE[0]# U A/QA ou I/O0 AD[0] U B/QB ou I/O AD[] U C/QC ou I/O AD[] U D/QD ou I/O 0 AD[] U E/QE ou I/O AD[] U F/QF ou I/O AD[] U G/QG ou I/O AD[0] U H/QH ou I/O AD[] U A/QA ou I/O0 AD[] U B/QB ou I/O AD[] U C/QC ou I/O AD[] U D/QD ou I/O AD[0] U E/QE ou I/O AD[] U F/QF ou I/O 0 AD[] U G/QG ou I/O AD[] U H/QH ou I/O AD[] U A/QA ou I/O0 AD[] U B/QB ou I/O AD[] U C/QC ou I/O AD[] U D/QD ou I/O AD[] U E/QE ou I/O AD[] U F/QF ou I/O AD[] U G/QG ou I/O AD[] U H/QH ou I/O 0 AD[0] Tabela.: Definição das ligações dos shifts registers ao barramento PCI

12 A negrito estão assinalados os sinais que tiveram que ser reordenados devido às modificações (Ver Cap. na página ). Escrita série e directa Existe sinais na interface que são acessíveis directamente para escrita, ou seja, sem passar pela cadeia de shifts registers, nomeadamente: Para o barramento PCI: Para o controlo da cadeia de shifts registers: PCI RST PAR GNT# S CLR S IN OE ou CP Este sinais podem ser escritos directamente através do respectivo pino dos conectores de 0 ou 0 pinos! Por outro lado existe sinais que só estão acessíveis via os shifts registers.(ver tabela. na página ) Método para escrever na cadeia de shifts registers: Configurar a cadeia de shifts registers:. Por no modo Shift Right : S=0 (= por hardware).. Desactivar o master reset/clear : CLR =.. O sinal Output Enable (OE) pode estar activo ou inactivo conforme o desejado. Preparar os 0 bits a introduzir na cadeia dos shifts registers. Introduzir na cadeia o bit 0 em primeiro, em seguida e assim sucessivamente até ao bit de forma a ficarem ordenados correctamente.. Escrever o bit em S IN. Efectuar um impulso ascendente em (ou CP conforme datasheet) Após o impulso os 0 bits são deslocados ficando o bit de S IN no registo. Voltar ao ponto até ter introduzidos os 0 bits. Nota: Ao introduzir os 0 bits, os dados anteriores são substituídos pelos novos! Para optimizar o processo, pode-se ler os bits que vão saindo em S OUT à medida que se vai escrevendo para os shifts registers, desta forma só num ciclo escrevemos 0 bits nesses e podemos ler os 0 bits anteriores!(este procedimento só é valido se os bits que se introduz na cadeia de shifts registers não depende do valor lido.) Nota: Este bit só está disponível no conector de 0 pinos! 0

13 . Leitura série e directa Existe sinais na interface que são acessíveis directamente para leitura, ou seja, sem passar pela cadeia de shifts registers,nomeadamente: Para o barramento PCI: Para o controlo da cadeia de shifts registers: INTB# INTA# PERR# SERR# PRSNT# PRSNT# REQ# PAR DEVSEL# TRDY# STOP# S OUT Este sinais podem ser lidos directamente através do respectivo pino dos conectores de 0 ou 0 pinos! Por outro lado existe sinais que só estão acessíveis via os shifts registers.(ver tabela. na página ) Método para ler da cadeia de shifts registers: Configurar a cadeia de shifts registers:. Por no modo Shift Right : S=0 (= por hardware).. Desactivar o master reset ou clear : CLR =.. O sinal Output Enable (OE) pode estar activo ou inactivo conforme o desejado. Preparar os 0 bits que irão receber os dados lidos. Ler na cadeia o bit 0 em primeiro, em seguida e assim sucessivamente até ao bit de forma a ficarem ordenados correctamente.. Ler o bit em S OUT. Efectuar um impulso ascendente em (ou CP conforme datasheet) Após o impulso os 0 bits são deslocados, o registo 0 passa agora a ter o valor do registo.. Voltar ao ponto até ter lido os 0 bits. Nota: Ao ler os 0 bits, será introduzido nos shifts registers o que estiver em S IN em cada impulso! Para optimizar o processo, pode-se escrever os bits seguintes à leitura desta forma só num ciclo lemos 0 bits e escrevemos 0 novos bits na cadeia!( Este procedimento só é valido se os bits que se introduz na cadeia de shifts registers não depende do valor lido.) Nota: Este bit só está disponível no conector de 0 pinos!

14 Capítulo Modificações do MICROPCIv.0 Na fase de desenvolvimento da interface foram detectadas falhas que obrigaram a modificações da interface MICROPCI v.0. Falhas detectadas: Numa transacção PCI de leitura (Ex: Configuration Read), depois da fase de endereçamento no o clock, no o clock é necessário colocar em alta-impedância o barramento AD[:0] (Turn-Around Cycle) de modo a que no o clock (Data Phase) o dispositivo PCI possa colocar dados em AD[:0], caso contrário poderia ocorrer curtos-circuitos! Na versão.0 da interface, ao colocar os bits de AD em alta-impedância (OE=) os sinais de controlo FRAME#, IRDY#, IDSEL, C/BE#[:0], e PAR eram também colocados em alta-impedâncias, devido ao sinal OE ser comum aos shifts registers (que disponibilizam os 0 sinais). Ou seja não era possível continuar a controlar a transacção PCI de leitura! (Nota: Nas transacções de escrita, não havia problemas devido a não ser necessário colocar os bits de AD em alta impedância). Por outro lado, verificou-se que os sinais de controlo, mesmo os não usados deveriam ter resistência de pull-up de forma a estabilizar os sinais, e no arranque do sistema não activar sinais indesejadamente. Alguns dos sinais já tinha resistência de pull-up, outros estão ligados directamente aos pinos do microcontrolador que têm resistência de pull-up internas, mas existe outros que não têm. Solução: De várias soluções, optou-se pela seguinte: Colocar os sinais de controlo FRAME#, IRDY#, IDSEL e C/BE#[:0] num único shift register. Por o sinal OE desse shift register sempre activo (=0). Por o sinal de PAR directamente num pino do microcontrolador. Colocar resistência de pull-up externamente usando uma breadboard e o cabo de 0 pinos para ligação à breadboard. Notas: Devido a interface controlar o dispositivo sempre em modo slave, FRAME#, IRDY#, IDSEL e C/BE#[:0] nunca necessitam de ser posto em alta-impedância, visto ser sempre o master a controlar esses sinais.

15 Por outro lado, PAR é um sinal que deve ser controlado pelo agente que coloca dados em AD, ou seja pelo master na fase de endereçamento, e na escrita de dados, pelo slave quando o master efectua leitura de dados! Para colocar PAR num dos pinos do microcontrolador (via conector de 0 pinos) foi necessário remover o sinal, que era redundante. Isto é nos modos de funcionamento (ver figura B. página 0) verificamos que só necessitamos de modos: shift right, e parallel load. Nesses dois modos verificamos que é sempre, daí se ter ligado directamente por hardware este sinal ao valor lógico.

16 Apêndice A Hardware da interface MICROPCI A. PCB Figura A.: PCB - Camada inferior Figura A.: PCB - Camada Superior

17 Figura A.: PCB - Componentes A. Lista de Componentes Conectores: CON - Conector V fêmea CON - Conector 0 pinos para flat cable CON - Conector 0 pinos para flat cable JP, JP - Jumper PCI - Conector PCI bits/v Condensadores: C,C,C - 0µF (Tântalo, V) C,C - 00µF (Electrolítico, V) C - 0pF (Cerâmico) C - 00pF (Cerâmico) C - 000µF (Electrolítico, V) Bobinas: L - µh (Tipo choke, Imin=00mA) L - 00µH (Tipo choke, Imin=00mA) Diodos: D,D - N D - (A) D - LED Vermelho (.V/.mA)

18 Transístores: Q - BC Resistências: R,R,R,R - KΩ /W R - Ω /W R,R - 0.Ω /W R,R,R - KΩ /W R,R0 - KΩ /W R - KΩ /W R - 0KΩ /W Circuitos Integrados: U,U,U,U,U - HCT U - LM0-. U - LM0- U,U0 - MC0A A. Esquema Eléctrico MicroPCI v.0 : Ver página. MicroPCI v. : Ver página. Nota:O esquema eléctrico da v. da interface representa o resultado final depois das modificações relativas a versão.0 que foram efectuadas directamente no mesmo PCB recorrendo a fios, e cortes de pistas para ligar os sinais como especificado nas secções anteriores anteriormente. Figura A.: Modificações da interface micropci v.0

19 D D C C B B A A +V/.A MAX +.V/.A MAX +V/0.A MAX -V/0.A MAX <Doc>.0 MicroPCI v.0 - Interface PCI C Tuesday, April 0, 00 Title Size Document Number Rev Date: Sheet of S_IN S S S S INTB# INTC# PCI_ INTA# S_OUT RST /OE STOP# PRSNT# TRDY# /OE DEVSEL# /CLR /CLR /CLR INTB# S_IN RST S S REQ# /OE TRDY# AD[0..] INTD# RST C/BE# SERR# PRSNT# C/BE0# PAR PERR# TRDY# IRDY# INTB# GNT# FRAME# PCI_ STOP# INTC# DEVSEL# C/BE# INTD# RST# INTA# REQ# PRSNT# PRSNT# C/BE# RST# IDSEL /CLR C/BE# FRAME# C/BE0# IRDY# PAR IDSEL /OE /OE /OE /OE S /CLR AD STOP# PCI_ INTA# /CLR S_OUT PRSNT# INTA# INTB# S_IN AD C/BE# AD0 AD AD AD AD AD AD AD0 AD AD AD AD0 AD0 AD AD AD AD S_OUT AD AD AD AD AD AD AD AD AD AD AD AD AD AD0 AD AD C/BE# AD AD AD0 AD0 AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD0 AD SERR# GNT# PRSNT# DEVSEL# PERR# D N L uh D N R0 K R K U LM0- VIN VOUT U HCT 0 0 VCC SL SR CLR OE OE S QL QR A/QA B/QB C/QC D/QD E/QE F/QF G/QG H/QH R K U MC0A COMP TCAP VCC DC PK SWC SWE R R + C 0uF R R PCI A A A A A A A A A A0 A A A A A A A A A A0 A A A A A A A A A A0 A A A A A A A A A A0 A A A A A A A A A A A A A A A A A A0 A A B B B B B B B B B B0 B B B B B B B B B B0 B B B B B B B B B B0 B B B B B B B B B B0 B B B B B B B B B B B B B B B B B B0 B B D DIODE C 0pF R K R 0K U HCT 0 0 VCC SL SR CLR OE OE S QL QR A/QA B/QB C/QC D/QD E/QE F/QF G/QG H/QH CON POWER R K U HCT 0 0 VCC SL SR CLR OE OE S QL QR A/QA B/QB C/QC D/QD E/QE F/QF G/QG H/QH U LM0-. VIN VOUT JP L 00uH + C 000uF R K R K CON U HCT 0 0 VCC SL SR CLR OE OE S QL QR A/QA B/QB C/QC D/QD E/QE F/QF G/QG H/QH U0 MC0A COMP TCAP VCC DC PK SWC SWE R K CON 0 0 R K + C 00uF U HCT 0 0 VCC SL SR CLR OE OE S QL QR A/QA B/QB C/QC D/QD E/QE F/QF G/QG H/QH + C 0uF + C 00uF R R Q BC C 00pF D.V/.mA + C 0uF JP R K Figura A.: Esquema eléctrico do MICROPCI v.0

20 D D C C B B A A +V/.A MAX +.V/.A MAX +V/0.A MAX -V/0.A MAX <Doc>. MicroPCI - Interface C Sunday, May, 00 Title Size Document Number Rev Date: Sheet of S_IN S S S INTB# INTC# PCI_ INTA# S_OUT RST /OE PAR STOP# PRSNT# TRDY# /OE DEVSEL# /CLR /CLR /CLR INTB# S_IN RST S S REQ# /OE TRDY# AD[0..] INTD# RST C/BE# SERR# PRSNT# C/BE0# PAR PERR# TRDY# IRDY# INTB# GNT# FRAME# PCI_ STOP# INTC# DEVSEL# C/BE# INTD# RST# INTA# REQ# PRSNT# PRSNT# C/BE# RST# IDSEL /CLR AD FRAME# C/BE0# AD AD /OE /OE /OE S /CLR AD STOP# PCI_ INTA# /CLR PAR S_OUT PRSNT# INTA# INTB# S_IN AD AD AD0 AD AD AD AD IDSEL AD AD0 AD AD AD AD0 AD0 AD AD AD AD S_OUT C/BE# C/BE# AD AD AD AD AD AD AD AD AD AD IRDY# AD0 AD AD AD AD C/BE# AD0 AD0 AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD AD0 AD SERR# GNT# PRSNT# DEVSEL# PERR# S D N L uh D N R0 K R K U LM0- VIN VOUT U HCT 0 0 VCC SL SR CLR OE OE S QL QR A/QA B/QB C/QC D/QD E/QE F/QF G/QG H/QH R K U MC0A COMP TCAP VCC DC PK SWC SWE R R + C 0uF PCI A A A A A A A A A A0 A A A A A A A A A A0 A A A A A A A A A A0 A A A A A A A A A A0 A A A A A A A A A A A A A A A A A A0 A A B B B B B B B B B B0 B B B B B B B B B B0 B B B B B B B B B B0 B B B B B B B B B B0 B B B B B B B B B B B B B B B B B B0 B B R R D DIODE C 0pF R K R 0K U HCT 0 0 VCC SL SR CLR OE OE S QL QR A/QA B/QB C/QC D/QD E/QE F/QF G/QG H/QH R K CON POWER U HCT 0 0 VCC SL SR CLR OE OE S QL QR A/QA B/QB C/QC D/QD E/QE F/QF G/QG H/QH U LM0-. VIN VOUT JP L 00uH + C 000uF R K R K CON U HCT 0 0 VCC SL SR CLR OE OE S QL QR A/QA B/QB C/QC D/QD E/QE F/QF G/QG H/QH U0 MC0A COMP TCAP VCC DC PK SWC SWE R K CON 0 0 R K + C 00uF U HCT 0 0 VCC SL SR CLR OE OE S QL QR A/QA B/QB C/QC D/QD E/QE F/QF G/QG H/QH + C 00uF + C 0uF R R Q BC C 00pF D.V/.mA + C 0uF JP R K Figura A.: Esquema eléctrico do MICROPCI v.

21 Apêndice B Características gerais do shift register xxx O xxx é um shift register universal de bits com armazenamento, saídas -State, e reset assíncrono. Existe diversos fabricantes deste integrado (Ex: Philips-HC/HCT, Texas Instruments- CDAC/ACT/ALS, STMicroelectronics-MHC, e outros). Para uma informação mais detalhadas consultar os datasheets dos fabricantes. Nesta secção foi seleccionado o fundamental para compreender o funcionamento deste circuito integrado. Figura B.: Pinos do circuito integrado Figura B.: Descrição dos pinos do circuito integrado

22 Figura B.: Descrição dos modos de funcionamento Figura B.: Diagrama lógico 0

23 Nota: Relativamente aos modos de funcionamento,o shift left não está acessível na interface, ou seja estes sinais não foram ligados, permitindo apenas efectuar shifts right.

24 Apêndice C Aspectos sobre futuros melhoramento da interface Esta interface sendo uma versão original, possui alguns problemas, e aspectos que podem ser melhorados nomeadamente: Corrigir o pinout dos reguladores de tensão LM0-. e LM0-. Ter a possibilidade através de interruptores ligar/desligar qualquer tensão de alimentação (+V, +.V, +V e -V) de modo a economizar energia quando a placa PCI só usa algumas dessas alimentações, e diminuir o ruído provocado pelas fontes comutadas. Tentar encontrar suportes para circuitos integrados (0 e pinos) que permitisse soldar na camada superior e inferior do PCB, o que permitiria trocar circuitos danificados com facilidade. Colocar leds nas saídas reguladas para saber quais as tensões activas. Tentar colocar os jumpers em locais mais acessíveis. Estudar o problema de alimentações (+V e ) separadas para CORE e MICROPCI que gera ruído nos sinais. Verificar se as interrupções podem ser todas agrupadas numa só (Sendo Open-Drain), para diminuir número de sinais necessários ( para ) analisando por software qual a interrupção que foi gerada, consultando os registos internos do dispositivo PCI. Colocar um Jumper(ou resistência de pull-up) que permite activar/desactivar o sinal de /CLR (por a nível lógico 0) devido a só está disponível no conector de 0 pinos, e é necessário estar desactivo para escrever para a cadeia de shifts registers quando se trabalha com o conector de 0 pinos. Por resistência de pull-up nos sinais de controlo PCI (Mesmo nos não usados) para garantir valores estáveis na inicialização do sistema e quando nenhum agente está a escrever para esses sinais.(usar arrays de resistências de KΩ, valor das especificações PCI). Colocar conector PCI com todos os pinos, mesmo os não usados.(necessário usar pistas e espaçamento de no máximo, o que é realizável na FEUP). Ter um conector para as alimentações +V,-V,+V,+.V, e que permite visualizar os sinais de alimentação e alimentar outros circuitos caso seja necessário, através de um cabo.

25 Redimensionar a fonte de alimentação, para corrente máxima mais baixa (A parece ser mais que suficiente para a maioria das placas), e colocar as fontes comutada a entrada de modo a não sobrecargar o regulador de V, tendo mais dois reguladores de tensão +V e -V na saída da fonte comutada. Espalhar condensador pelas alimentações dos circuitos integrados, e do barramento PCI, para diminuir o ruído. Experiência adquirida na montagem da interface: Antes de colocar os componentes para soldar, por o verniz, e deixar tempo suficiente para este secar! Convém ser num sítio com poucas poeiras, e evitar colocar os dedos em cima dessa até estar completamente seco. Na fase de projecto não esquecer de alargar os Pads suficientemente para poder furar e ainda sobrar cobre a volta do pino para este poder ser soldado. Na fase de projecto, ter o cuidado na disposição dos componentes, no aspecto em que estes deverão ser soldados com um ferro de soldar, e o espaço entre estes pode dificultar esta tarefa. Com componentes SMD, verificar sempre o espaço ocupado pelo componente e se pode ou não passar pistas por baixo deste ou não.