Disciplina de. Organização de Computadores Digitais

Transcrição

1 USP - SSC-5 Bach. Sist Info / 24-2 USP - ICMC - SSC SSC 5 - Sist. Informação - 2o. Semestre 24 Disciplina de Prof. Fernando Santos Osório fosorio [at] { icmc. usp. br, gmail. com } Página Pessoal: Lab. de Robótica Móvel Agosto 24 Material on-line: Wiki ICMC: Aula s

2 USP - SSC-5 Bach. Sist Info / 24-2 Organização de Computadores Agenda:. Introdução a Organização de Computadores: Componentes e Blocos Básicos 2. Arquitetura de Von Neumann 2 Agosto Lógica Digital Conceitos Básicos [Revisão SS52] - Sistemas Numéricos - Circuitos combinacionais sequenciais 4. Construindo uma ULA - Somadores - Representação Numérica (Inteiros) - Operadores, Operações & Bits de Controle/Status

3 USP - SSC-5 Bach. Sist Info / 24-2 Arquitetura e Organização de Computadores Motivação Origem, História, Evolução Modelos, Conceitos 3 Agosto 24

4 USP - SSC-5 Bach. Sist Info / 24-2 Arquitetura e Organização de Computadores 4 Fonte: Agosto 28

5 USP - SSC-5 Bach. Sist Info / 24-2 Arquitetura e Organização de Computadores Evolução... 5 Agosto 2 Fonte:

6 USP - SSC-5 Bach. Sist Info / 24-2 Arquitetura e Organização de Computadores Evolução... 6 Agosto 2 Fonte: Athlon64-x2

7 USP - SSC-5 Bach. Sist Info / 24-2 Arquitetura de Von Neumann 7 Agosto 24 Breve Histórico: Blaise Pascal ( ) Máquina de calcular mecânica (engrenagens e alavancas) Permitia fazer adições e subtrações - Inovação: vai-um, repr. numérica Leibniz (646-76) 67 - Máquina de calcular mecânica Permitia fazer as 4 operações - Inovação: multiplicação e divisão Charles Babbage (792 87) Máquina Diferencial: implementava o método de diferenças finitas Inovação: operação automática com diversos passos Máquina Analítica: proposta de uma máquina de propósito geral. Inovação: Mecanismo automático de controle de seqüência de programa Zuse: Z3-94 (Computadores com circuitos eletro-mecânicos) Aiken: Mark I John von Neumann (93-957) ENIAC (Electronic Numerical Integrator and Computer) (Válvulas) EDVAC (Electronic Discrete Variable Automatic Calculator) IAS (Institute for Advanced Study Princeton, USA) => Arquitetura Von Neumann => COMPUTADOR DIGITAL

8 USP - SSC-5 Bach. Sist Info / 24-2 Lógica Digital Conceitos Básicos Sistemas Numéricos Sistema decimal dígitos: Casas decimais:... ³ ² Exemplo: 24 = 2* ³ + *² + * + 4* Sistema binário 2 dígitos: Casas binárias:... 2³ 2² 2 Exemplo: = *28 + *64 + *32 + *6 + *8 + * 4 + *2 + * 8 Sistema hexadecimal 6 dígitos : A B C D E F Casas hexadecimais:... 6³ 6² 6 Exemplo: 5F = = 5*6 + 5* = 95 Agosto 24

9 USP - SSC-5 Bach. Sist Info / 24-2 Lógica Digital Conceitos Básicos Sistemas Numéricos h - d F 5Fh - 95d =>? 9 Agosto 24 8 bits, 6 bits, 32 bits - MSB / LSB FFh ou FFh? Big-endian / Little-endian

10 USP - SSC-5 Bach. Sist Info / 24-2 LÓGICA BINÁRIA C- C-2 C-3 +5V +5V +5V C- C-2 C V 4 5 V Transístores 6 7 Agosto 24 Slides By E. Simões, Sarita, Wikipedia

11 USP - SSC-5 Bach. Sist Info / 24-2 CIRCUITOS LÓGICOS +5V E (AND) NÃO (NOT) A B A A B S A +5V B OU (OR) A B S A S Agosto 24

12 USP - SSC-5 Bach. Sist Info / 24-2 CIRCUITOS LÓGICOS AND A OR B S NOT B A 2 Agosto 24

13 USP - SSC-5 Bach. Sist Info / 24-2 CIRCUITOS LÓGICOS AND A OR B S NOT B A ou exclusivo XOR 3 Agosto 24

14 USP - SSC-5 Bach. Sist Info / 24-2 Circuitos Combinacionais Seqüenciais Circuito Combinacional Expressão Lógica: A.B.C + A.C + A.B Otimização, Simplificação, Mapas de Karnaugh,... Circuitos: Comparadores, Somadores, (De)Multiplexadores, (De)Codificadores, Flip-Flops, Contadores,... 4 Agosto 24 Ref.: Idoeta/Capuano. Elementos de Eletrônica Digital

15 USP - SSC-5 Bach. Sist Info / 24-2 Arquitetura de Von Neumann Breve Histórico: 5 Agosto 24 Blaise Pascal ( ) Máquina de calcular mecânica (engrenagens e alavancas) Permitia fazer adições e subtrações - Inovação: vai-um, repr. numérica Leibniz (646-76) 67 - Máquina de calcular mecânica Permitia fazer as 4 operações - Inovação: multiplicação e divisão Charles Babbage (792 87) Máquina Diferencial: implementava o método de diferenças finitas Inovação: operação automática com diversos passos Máquina Analítica: proposta de uma máquina de propósito geral. Inovação: Mecanismo automático de controle de seqüência de programa Zuse: Z3-94 (Computadores com circuitos eletro-mecânicos) Aiken: Mark I John von Neumann (93-957) ENIAC (Electronic Numerical Integrator and Computer) (Válvulas) EDVAC (Electronic Discrete Variable Automatic Calculator) IAS (Institute for Advanced Study Princeton, USA) => Arquitetura Von Neumann

16 USP - SSC-5 Bach. Sist Info / 24-2 Arquitetura de Von Neumann Arquitetura - Modelo Inicial: John von Neumann Construiu em 952 o computador IAS (Institute for Advanced Study Princeton, USA) Programa Armazenado: programas e dados representados de forma digital em memória Processamento baseado em aritmética binária, ao invés de decimal 6 Agosto 24 Máquina de Von Neumann Componentes: > Memória > Unidade Lógica e Aritmética (ULA) > Unidade de Controle > Dispositivos de entrada/saída Memória EDVAC: 24 palavras de 44 bits Memória IAS: 496 palavras de 4 bits (2 instruções de 2 bits / inteiro c/sinal) Instrução IAS: 8 bits para indicar o tipo, 2 bits para endereçar a memória Acumulador IAS: registrador especial de 4 bits. Tem por função armazenar um operando e/ou um resultado fornecido pela ULA.

17 USP - SSC-5 Bach. Sist Info / 24-2 Arquitetura de Von Neumann Arquitetura - Modelo Inicial: Máquina de von Neumann 7 Agosto 24 Refs:

18 USP - SSC-5 Bach. Sist Info / 24-2 Arquitetura de Von Neumann Arquitetura - Modelo Inicial: Von Neumann: Arquitetura de Computadores, Mecânica Quântica, Teoria de Jogos - Theory of Games and Economic Behavior Inteligência Artificial / Redes Neurais - The Computer and the Brain 8 Agosto 2 Refs:

19 USP - SSC-5 Bach. Sist Info / 24-2 Arquitetura de Von Neumann CPU Processador 9 Agosto 2 Fonte:

20 USP - SSC-5 Bach. Sist Info / 24-2 Arquitetura de Von Neumann CPU Processador ULA / ALU Unidade Lógico-Aritmética 2 Agosto 2 Fonte:

21 USP - SSC-5 Bach. Sist Info / 24-2 Unidade Lógica e Aritmética (ULA) Unidade Lógico Aritmética - ULA A Unidade Lógica e Aritmética (ULA) ou em inglês Arithmetic Logic Unit (ALU) é uma parte da Unidade Central do Processador (Central Processing Unit - CPU). Esta unidade é que realmente executa as operações aritméticas e lógicas referenciadas pelos opcodes das instruções. 2 Agosto 2 -Bit ALU (adder)

22 USP - SSC-5 Bach. Sist Info / 24-2 SOMADOR A B Decimal: 2 Binário: + Decimal: 3 Binário: = = 2 = 3 = 4 = 5 = 6 = 7 = 22 Agosto 28 A B B A + =

23 s USP - SSC-5 Bach. Sist Info / 24-2 SOMADOR: Half Adder + x y c s Carry Sum (a) The four possible cases x y Carry c Sum (b) Truth table x y s x y HA s c c 23 Agosto 2 (c) Circuit (d) Graphical s ymbol

24 c + USP - SSC-5 Bach. Sist Info / 24-2 SOMADOR: Full Adder x i y i c i c i x i y i i s i c i x i y i s i = x i y i c i (a) Truth table c i + = x i y i + x i c i + y i c i (b) Karnaugh maps x i y i s i c i c i + 24 Agosto 2

25 USP - SSC-5 Bach. Sist Info / 24-2 SOMADOR: n-bit Adder x n y n x y x y c n FA c n c 2 FA c FA c s n s s MSB position LSB position 25 Agosto 2 An n-bit ripple-carry adder

26 USP - SSC-5 Bach. Sist Info / 24-2 SOMADOR: n-bit Adder x n y n x y x y c n FA c n c 2 FA c FA c s n s s MSB position LSB position Agosto 2

27 USP - SSC-5 Bach. Sist Info / 24-2 SUBTRATOR Subtração entre 2 bits: meio-subtrator A B Sub Vem Sub Vem 27 Agosto 2

28 USP - SSC-5 Bach. Sist Info / 24-2 SOMA e SUBTRAÇÃO 28 Agosto 2

29 USP - SSC-5 Bach. Sist Info / 24-2 SOMA e SUBTRAÇÃO Representação Numérica: Complemento de 2 Dados representados em complemento de : Inverte bits Dados representados em complemento de 2: Inverte + Valores Negativos: - => em C2 => Subtração: 8-3 = 8 + (-3) = + = 3-5 = 3 + (-5) = + = 29 Agosto 2

30 USP - SSC-5 Bach. Sist Info / 24-2 ULA: SOMA e SUBTRAÇÃO 3 Agosto 2 -Bit ALU (adder/subtractor)

31 USP - SSC-5 Bach. Sist Info / 24-2 Unidade Lógica e Aritmética (ULA) Unidade Lógico Aritmética - ULA X ALU OPCodes: - Add - Subtract - Multiply - Divide ADD AND OR NOT - Logical: AND, OR, NOT, XOR A n UAL n X B n N Z C V 3 Agosto 2 ALU Inputs: > A (Accumulator), B: Data Input > OPCode: Select Operation > Carry-In (vem-um) ALU Outputs: > X (Accumulator): Data Output > Carry-Out (vai-um) > Outras informações de status: Negativo/Sinal (N), Zero (Z), Carry (C), Overflow (V), Underflow (U), Erros (E)

32 USP - SSC-5 Bach. Sist Info / 24-2 Unidade Lógica e Aritmética (ULA) Unidade Lógico Aritmética - ULA Exemplo: TTL 748 ALU 32 Agosto 2

35 USP - SSC-5 Bach. Sist Info / 24-2 Unidade Lógica e Aritmética (ULA) Schematic 748 ALU 35 Agosto 2

36 USP - SSC-5 Bach. Sist Info / 24-2 Unidade Lógica e Aritmética (ULA) Hades, the Hamburg Design System, a framework for interactive simulation HADES - JAVA Intercative Demo - Logic Circuits [ 36 Agosto 2 Fonte:

37 USP - SSC-5 Bach. Sist Info / 24-2 INFORMAÇÕES SOBRE A DISCIPLINA USP - Universidade de São Paulo - São Carlos, SP ICMC - Instituto de Ciências Matemáticas e de Computação SSC - Departamento de Sistemas de Computação Prof. Fernando Santos OSÓRIO Web institucional: Página pessoal: fosorio [at] icmc. usp. br ou fosorio [at] gmail. com Disciplina de / BSI Web disciplina: Wiki ICMC - > Programa, Material de Aulas, Critérios de Avaliação, > Lista de Exercícios, Trabalhos Práticos, Datas das Provas 37 Agosto 24