III.2 - Princípios de Arquitetura

Transcrição

1 Conjunto de Instruções e Modo de Endereçamento Ciclo de busca decodificação execução de instruções Programação de um processador Arquitetura de Von Neumann e Componentes Arquiteturas 4, 3, 2, 1 e 0 Tabela ASCII

2 Conjunto de Instruções e Modo de Endereçamento instrução: Conjunto de bits devidamente codificados que indica ao computador que sequência de microoperações ele deve realizar. Classificação: Semelhança de propósito e formato. As mais comuns são: Transferência de dados Aritméticas e lógicas Teste de desvio

3 Conjunto de Instruções e Modo de Endereçamento Conjunto de instruções: é o conjunto de todas as instruções que um computador reconhece e pode realizar (equivalente ao conjunto de palavras reservadas e uma linguagem de alto nível). Programa: qualquer sequência finita de instruções de um determinado conjunto de instruções. Modos de endereçamento: são as diversas forma de endereço de um operando somadas as diversas formas de desvio.

4 Ciclo de busca decodificação execução de instruções Busca: Leitura de uma instrução da memória. Envolve: Copiar o apontador de programa (PC) para o registrador de endereço de memória (REM); Leitura de uma instrução da memória (RDM); Copiar o registrador de dados da memória (RDM) para o registrador de instruções (RI); Atualizar o apontador (PC).

5 Ciclo de busca decodificação execução de instruções Decodificação: Determinar qual a instrução a ser executada. A decodificação é feita geralmente por lógica combinacional. Execução: Depende de qual instrução a ser executada. Cálculo do endereço de operandos Busca de operandos na memória Seleção de operação da ULA Carga de registradores Escrita de operandos na memória Atualização do PC para desvios

6 0001 R D 0000 M 0000 P C R E 0001 M Posição Conteúdo R 0000 I Unidade de Controle N Z U L A A C A B C

7 Programação de um processador Linguagem de máquina: É uma imagem numérica (binária) que representa a codificação do conjunto de instruções de um computador. Programa objeto: São representados e armazenados em linguagem de máquina.

8 Programação de um processador Devido à dificuldade do trabalho com esta linguagem foram criados: Mneumônicos associados às instruções: Nomes dos operandos Rótulos às posições ocupadas pelo programa Necessita de Tradução Montagem Montador: programa que realiza a montagem (Tradutor); Compilador: gera rotinas em linguagem de máquina para cada instrução.

9 Arquitetura de Von Neumann e Componentes Um Computado de Primeira Geração: O EDVAC (Eletronic Discrete Variable Computer) No ENIAC os programas e dados eram armazenados separadamente. O conceito de programa armazenado é atribuído ao matemático húngaro John von Neumann ( ). Isto caracteriza a possibilidade de mudança das próprias instruções.

10 Arquitetura de Von Neumann e Componentes Arquitetura do EDVAC. Programa armazenado Memória: 1024 palavras de 44 bits cada, implementada através de linha de atraso de mercúrio. 20 K palavras de memória secundaria magnética. Representação interna em binário. Circuitos aritméticos binários seriais, devido a entrada de dados serial.

11 Arquitetura de Von Neumann e Componentes...Arquitetura do EDVAC. Unidade Central de Processamento Unidades de Memória Secundárias Memória Principal Unidade Lógica e Aritmética Unidade de Controle de Programa Teletipo Leitora de cartões Impressora e Perfuradora de Cartões

12 Arquitetura de Von Neumann e Componentes...Arquitetura do EDVAC. Antes da execução do programa Colocação de todas as instruções e dados na memória principal. Palavras de 44 bits permitem 4 campos de 10 bits, um campo de 4 bits de código de instrução. Capacidade de 16 instruções

13 Arquitetura de Von Neumann e Componentes...Arquitetura do EDVAC. Exemplo de Instrução Aritmética. A1 A2 A3 A4 OP Executa OP conteúdos em posições cujos endereços são A1, A2 e coloca o resultado em A3. A4 especifica o endereço da próxima instrução a ser executada.

14 Arquitetura de Von Neumann e Componentes...Arquitetura do EDVAC. Exemplo de Instrução Condicional A1 A2 A3 A4 C Se o conteúdo de A1 for maior que o conteúdo de A2 então execute a instrução da posição A3 se não, da posição A4.

15 Arquitetura de Von Neumann e Componentes...Arquitetura do EDVAC. Instrução de transferência de memória principal para secundária. A1 m,n A3 A4 OP Significado: 1. Se m=1 Transfira para o condutor n a sequência de palavras na memória principal nas posições A1, A1+1, A1+2...,A3. 2. Se m=2 Transfira do condutor n a sequência de palavras para as posições A1, A1+1, A1+2...,A3. na memória principal. A4 endereço da próxima instrução. m modificador de operação n endereço do condutor Este computador ficou operacional em 1951.

16 Arquitetura de Von Neumann e Componentes...Arquitetura do EDVAC. Principais Inconvenientes Tempo de acesso muito longo comparado ao tempo de processamento da UCP. O que levou a o chamado gargalo de von Neumann. Possíveis soluções Armazenar resultados na posição inicial de um dos operandos. Destinar um endereço de memória para armazenar o resultado de determinada operação. Convencionar previamente o endereço da próxima instrução.

17 Arquitetura de Von Neumann e Componentes Modelo de von Neumann: O computador IAS (Princeton Institute for Advanced Studies) Memória principal: Tubo de raios catódicos de acesso randômico. Instrução: OP A Arquitetura de um endereço Blocos básicos UCP Unidade de controle de programa Memória principal de 4096 palavras de 40 bits: grava duas instruções de 20 bits ou dados de 40 bits Unidade de E/S

18 Arquitetura de Von Neumann e Componentes...O computador IAS AC Acumulador na UCP atua como memória rápida guardando os resultados da ULA MQ Registrador Multiplicador quociente DR-Registrador de dados de 40 bits AR Registrador de endereço de 12 bits IBR Registra a instrução não executada imediatamente PC Registrador de endereço IR registra a instrução executada imediatamente. Estrutura do IAS

19 Arquitetura de Von Neumann e Componentes...O computador IAS Formato dos Dados Binário, ponto fixo e complemento primeiro bit é o de sinal o ponto está implícito entre 0 e 1 Formato das instruções operação endereço operação endereço há alterações em relação ao EDVAC Registradores pré-definidos na UCP Armazenamento sequencial do programa.

20 Arquiteturas 4, 3, 2, 1 e 0 4 endereços E1 fonte E2 fonte E3 destino E4 próxima inst. A=((B+C)*D+E-F)/(G*H) OP E1 E2 E3 E4 e1 ADD B C A e2 e2 MUL A D A e3 e3 ADD A E A e4 e4 SUB A F A e5 e5 DIV A G A e6 e6 DIV A H A e7 e7 HALT O quarto endereço é desnecessário pois os programas eram escritos sequencialmente

21 Arquiteturas 4, 3, 2, 1 e 0 3 endereços E1 fonte E2 fonte E3 destino e1 ADD B C A e1+1 MUL A D A e1+2 ADD A E A e1+3 SUB A F A e1+4 DIV A G A e1+5 DIV A H A e1+6 HALT A=((B+C)*D+E-F)/(G*H) OP E1 E2 E3 PC criado para localizar a próxima instrução É necessário Jump indica salto Reduz o tamanho da instrução mas perde-se um grau de liberdade

22 Arquiteturas 4, 3, 2, 1 e 0 2 endereços E1 fonte/destino E2 fonte A=((B+C)*D+E-F)/(G*H) e1 MOV A B e1+1 ADD A C e1+2 MUL A D e1+3 ADD A E e1+4 SUB A F e1+5 DIV A G e1+6 DIV A H e1+7 HALT OP E1 E2 MOV movimento de memória Evita-se a repetição do destino.

23 Arquiteturas 4, 3, 2, 1 e 0 1 endereços E1 memória e1 LDA B e1+1 ADD C e1+2 MUL D e1+3 ADD E e1+4 SUB F e1+5 DIV G e1+6 DIV H e1+7 STA A e1+8 HALT A=((B+C)*D+E-F)/(G*H) OP E1 AC Acumulador substitui o fonte e o destino LDA move da memória para o acumulador - LoaD STA move do acumulador para a memória- STore Economia de acesso à memória

24 Arquiteturas 4, 3, 2, 1 e 0 0 endereços E1 memória A=((B+C)*D+E-F)/(G*H) OP Pilha Equação escrita em notação polonesa reversa. Equação fica: HGFEDCB+*+-// e1 PUSH H e1+1 PUSH G e1+2 PUSH F e1+3 PUSH E e1+4 PUSH D e1+5 PUSH C e1+6 PUSH B e1+7 ADD e1+8 MUL e1+9 ADD e1+10 SUB e1+11 DIV e1+12 DIV e1+13 POP A e1+14 HALT PUSH colocar no topo da pilha POP enviar do topo da pilha para a memória Não há grande vantagem em relação a anterior

25 Tabela Ascii

26