Disciplina de Organização de Computadores I

Transcrição

1 USP - ICMC - SSC SSC Eng. Comp. - 2o. Semestre 2010 Disciplina de Prof. Fernando Santos Osório fosorio [at] { icmc. usp. br, gmail. com } Página Pessoal: Estagiário PAE Maurício Dias - macccdias [at] gmail.com 1 Agosto 2010 Material on-line Wiki ICMC - Aula 02s Apresentação da Disciplina Agenda: 1. Arquitetura de Von eumann: ULA, Memória, Registradores, UC e E/S 2. Memória Conceitos Básicos - Flip-Flops, Registradores e Contadores - Registradores: Acumulador - Registradores: Registro de Instrução - Registradores: Contador de Programa - Registradores: Flags - Memória: Barramento e Acesso a Memória 2 Agosto

2 1. Arquitetura de Von eumann Arquitetura - Modelo Inicial: Máquina de von Neumann 3 Refs: 1. Arquitetura de Von eumann CPU Processador 4 Fonte: 2

3 1. Arquitetura de Von eumann CPU Processador Registradores Registradores Program Counter: PC ( CP ) Instruction Register: IR ( RI ) Accumulator: Acc ( AC ) Status Register - Flags: Flags 5 Fonte: 2. Memória Conceitos Básicos FLIP-FLOP RS Básico Memória de 1 bit 6 Fonte: 3

4 2. Memória Conceitos Básicos FLIP-FLOP RS Básico 1 S=0 1 0 R=0 1 =0 =1 Memória de 1 bit Q (t-1) = 0 Q (t-1) = 1 S=0 1 0 =1 Q (t-1) = 1 7 R=0 1 1 =0 Q (t-1) = 0 2. Memória Conceitos Básicos SR LATCH (FLIP-FLOP) Memória de 1 bit 4

5 2. Memória Conceitos Básicos FLIP-FLOP RS com Clock Memória de 1 bit S R 9 Flip-Flop: RS, RS + Clock, D, JK, Master-Slave 2. Memória Conceitos Básicos D LATCH (FLIP-FLOP) Memória de 1 bits 10 Memória de 4 bits 5

6 2. Memória Conceitos Básicos Unidade de Memória colocar em 1 Registradores de 1 bit DC Set (PR) entrada carga D Ck Q ler saída Q saída complementada DC Reset (CLR) zerar 11 Fonte: ftp://ftp.inf.ufrgs.br/pub/inf107/ (RegMemAlu) 2. Memória Registradores Unidade de Memória um flip-flop por bit Registradores de de vários bits sinais de controle comuns a todos os flip-flops D DC Set Q D DC Set Q D DC Set Q D DC Set Q Ck Ck Ck Ck DC Reset Q DC Reset Q DC Reset Q DC Reset Q 12 CARGA ZERAR Quando lê as entradas? - nas bordas positivas do sinal CARGA Quando zera todos os bits? - quando o sinal ZERAR passa de 1 para 0 6

7 2. Memória Registradores CPU Processador Registradores Registradores Instruction Register: IR ( RI ) Accumulator: Acc ( AC ) Status Register - Flags: Flags 13 Fonte: 2. Memória Registradores Registrador - Contadores 14 Fonte: 7

8 2. Memória Registradores Registrador - Contadores 15 Fonte: 2. Memória Registradores CPU Processador Registradores Registradores Program Counter: PC 16 Fonte:

9 2. Memória Registradores CPU Processador Banco de Memória 17 Fonte: 2. Memória Banco de Memória Unidade de Memória Memória com seleção linear Endereço Write Dado de Entrada 2 Leitura carga Posição 0 2 carga Posição 1 Dado de Saída carga Posição 2 1 carga Posição 3 9

10 Memória A 0 A 1 CS RD OE Vcc Gnd I 0 I 1 I 2 O 0 O 1 O 2 Memória 4 x 3: 4 Endereços de 3 bits cada Endereços: A 0.. A 1 Dados (in): I 0.. I 2 Dados (out): O 0.. O 2 CS = Chip Select RD = Read OE = Output Enable Memória Banco de Memória Unidade de Memória Memória com seleção matricial (um plano ) L L L L C C C C CCCC LLLL 20 10

11 2. Memória Banco de Memória Unidade de Memória Memória com seleção de plano (1 bit em cada plano ) P0 P1 P2 P3 P4 P5 P6 P7 21 (1 plano pode ser 1 circuito integrado de memória nk 1 bit ) 2. Memória Banco de Memória Unidade de Memória Static and Dymanic RAM x 22 Fonte: 11

12 2. Memória, Registradores e E/S Arquitetura de Computadores Fonte: Mark Balch - Complete Digital Design Simple microprocessor Microprocessor buses Arquitetura de Von eumann Arquitetura: Von eumann x Harvard Máquina de Von eumann Instruções: Operador + Operando IAS bits - Operação (OPcode) 12 bits - Operando (Endereço) Arquitetura de Harvard - Separação entre memória de programa e memória de dados 24 Fonte: - Busca de instruções e operandos pode ser simultânea (barramentos separados) 12

13 2. Arquitetura de Von eumann Arquitetura de Computadores: Barramentos: Endereços, Dados e Controle 25 Fonte: 2. Arquitetura de Von eumann Arquitetura de Computadores Eight-bit computer block diagram 26 13

14 2. Arquitetura de Von eumann Unidade de Controle - UC - Responsável por gerar todos os sinais que controlam as operações no exterior do CPU, e ainda por dar todas as instruções para o correto funcionamento interno do CPU [UC é o "Maestro da Orquestra"]; 27 - Junto a Unidade de Controle temos um decodificador de instruções, que analisa e decodifica o Operador da Instrução (OPcode); - A unidade de controle executa três ações básicas intrínsecas e pré-programadas pelo próprio fabricante do processador, são elas: (i) busca (fetch) (ii) decodificação (iii) execução - Assim sendo, todo processador, ao iniciar sua operação, realiza uma operação cíclica, tendo como base essas três ações. A unidade de controle usualmente é fixa, onde esta define o Conjunto de Instruções do Processador: CPU Instruction Set 2. Arquitetura de Von eumann Unidade de Controle - UC Show time... 2 Fonte: 14

15 2. Arquitetura de Von eumann Unidade de Controle - UC CPU Instruction Set Código de Instruções Operador da Instrução + Operando(s) OPCode Operando Exemplo: Instrução de 16 Bits Tipos de Instruções... Arquiteturas de 4, 3, 2, 1 e 0 endereços Tipos de Instruções... Conjunto de Instruções Microprogramado Tipos de Instruções... RISC, CISC, VLIW Tipos de Instruções... Modo de Endereçamento Tipos de Instruções... Instruções de Controle, Privilegiadas, etc. 29 Fonte: ftp://ftp.inf.ufrgs.br/pub/inf107/ (Arquiteturas de 0,1,2,3,4 endereços) 3. Arquitetura de Microprocessadores - Intel 4004 Intel 4004 (1971) 30 15

16 3. Arquitetura de Microprocessadores - Intel Arquitetura de Microprocessadores - Intel

17 3. Arquitetura de Microprocessadores - Intel Arquitetura de Microprocessadores - Intel 4004 Intel 4004 Busicom - Nippon Calculating Machine Corp changed its name to Business Computer Corporation, was a Japanese company that owned the rights to the first microprocessor but sold them back to Intel. They made electronic calculators and the first using the new Intel 4004 processor was the Busicom 141-PF[1] 34 17

18 I FORMAÇÕES SOBRE A DISCIPLI A USP - Universidade de São Paulo - São Carlos, SP ICMC - Instituto de Ciências Matemáticas e de Computação SSC - Departamento de Sistemas de Computação Prof. Fernando Santos OSÓRIO Web institucional: Página pessoal: fosorio [at] icmc. usp. br ou fosorio [at] gmail. com 35 Agosto 2010 Disciplina de / Eng. Comp. Estagiário PAE: Maurício A. Dias Web disciplina: > Programa, Material de Aulas, Critérios de Avaliação, > Lista de Exercícios, Trabalhos Práticos, Datas das Provas 1