Cell. Arquitetura heterogênea em um único chip. Paulo Matias 1. Seminários de Arquiteturas Avançadas de Computadores, 2010

Tamanho: px

Começar a partir da página:

Download "Cell. Arquitetura heterogênea em um único chip. Paulo Matias 1. Seminários de Arquiteturas Avançadas de Computadores, 2010"

Juliana Borja Salvado
6 Há anos
Visualizações:

1 Cell Arquitetura heterogênea em um único chip Paulo Matias 1 1 Instituto de Física de São Carlos Universidade de São Paulo Seminários de Arquiteturas Avançadas de Computadores, de 18

2 Introdução Aliança STI - Sony, Toshiba, IBM. Início do desenvolvimento: Março de Mercado-alvo inicial: Jogos (PlayStation 3). Multimídia. Idéia principal: Otimizar o hardware para computação numérica pesada. Eliminar recursos desnecessários. Economizar: Área do chip. Consumo de energia. 2 de 18

3 Arquitetura heterogênea 1 PPE Arquitetura PowerPC 64 tradicional (32 GPR, 32 FPR). VMX: Extensões SIMD (32 registradores de 128 bits). SMT: 2 threads. Unidades: load & store, FXU, FPU, VXU, branch, MMU. Cache L2: 512 kb. 8 SPEs Conjunto de instruções inteiramente novo, extremamente RISC. Sem cache, acesso à memória principal: somente DMA. LS: 256 kb para código, dados e pilha. Endereçamento de 32 bits, alinhado a 128 bits. In-order; uma pipeline para cálculos, outra para load & store. Instruções SIMD (128 registradores de 128 bits). Instruções para branch-hinting. 3 de 18

4 Cell Die 4 de 18

5 Visão geral 5 de 18

6 Interconexão: EIB Well, in the beginning, early in the development process, several people were pushing for a crossbar switch, and the way the bus is designed, you could actually pull out the EIB and put in a crossbar switch if you were willing to devote more silicon space on the chip to wiring. We had to nd a balance between connectivity and area, and there just was not enough room to put a full crossbar switch in. So we came up with this ring structure which we think is very interesting. It ts within the area constraints and still has very impressive bandwidth. David Krolak, IBM Senior Engineer 6 de 18

7 PowerXCell 8i Devido ao mercado-alvo inicial (jogos, multimídia): Cell era otimizado para ponto utuante de precisão simples. Operações de dupla precisão não contavam com pipeline completo. Devido ao interesse e às demandas do mercado HPC: Foi desenvolvido o PowerXCell 8i. Pipeline completo: um resultado de dupla precisão por ciclo da SPU. Isso é sete vezes mais rápido que o Cell predecessor. Máximo teórico: 12,8 GFLOPS por SPU: 3,2 GHz 2 números de 64 bits 2 operações (multiply-add). Outra melhoria: até 32 GB de memória DDR2. 7 de 18

8 PowerXCell 8i Die 8 de 18

Produtos: PS3 PlayStation 3 US$ 1200. Cell/B.E. @ 3,2 GHz. 1 SPE desabilitada por hardware.

9 Produtos: PS3 PlayStation 3 US$ ,2 GHz. 1 SPE desabilitada por hardware. 256 MB XDR DRAM. Hypervisor: somente 6 SPEs acessíveis. Inutilizável por atualização de rmware. 9 de 18

Produtos: QS21 IBM BladeCenter QS21 US$ 6995. 2 Cell/B.E. @ 3,2 GHz. 2 GbE.

10 Produtos: QS21 IBM BladeCenter QS21 US$ ,2 GHz. 2 GbE. 2 GB RAM DDR2. Opcionais: 2 PCIe x16: + US$ 789. Dual-Port DDR InniBand 4x HCA: + US$ de 18

Produtos: QS22 IBM BladeCenter QS22 2 PowerXCell 8i @ 3,2 GHz. 2 GbE. 8 GB RAM DDR2: US$ 9995.

11 Produtos: QS22 IBM BladeCenter QS22 2 PowerXCell 3,2 GHz. 2 GbE. 8 GB RAM DDR2: US$ GB RAM DDR2: US$ GB RAM DDR2: US$ Opcionais: 11 de 18 2 PCIe x16: + US$ 789. Dual-Port DDR InniBand 4x HCA: + US$ 200.

Produtos: GigaAccel 180 Fixstars GigaAccel 180 399000 US$ 4353 1

12 Produtos: GigaAccel 180 Fixstars GigaAccel US$ PowerXCell 2,8 GHz. 4 GB RAM DDR2. Placa PCIe x16. 2 GbE. 12 de 18

13 PowerXCell 8i vs POWER7 IBM BladeCenter Linpack GFLOPS US$ MFLOPS US$ QS22 (2 PowerXCell 8i + 8 GB RAM) 170, ,1 QS22 (2 PowerXCell 8i + 16 GB RAM) 170, ,9 QS22 (2 PowerXCell 8i + 32 GB RAM) 170, ,6 PS702 (16-core POWER GB RAM) 369, ,6 13 de 18

14 Green de 18

15 Consumo: Cell vs POWER Dados de eciência energética não disponíveis para o POWER7. Entretanto, no Green 500: Cell: primeira posição. POWER6: aparece somente a partir da 227 a posição. 15 de 18

16 Curiosidades Final de 2008: 200 PS3s usados para falsicar uma CA SSL. Ataque de colisão no algoritmo MD5. Larrabee: GPGPU que vem sendo desenvolvida pela Intel. Semelhante ao Cell: cores simples interligados por estrutura em anel. Porém: Conjunto de instruções baseado no x86. Em vez de LS, acesso à memória global, com cache. Em vez de DMA, instruções especiais para dar dicas ao cache. Em 2010, Intel desiste de lançar Larrabee como placa de vídeo. Performance inicial desapontadora. 16 de 18

17 Conclusão Cell utiliza uma abordagem interessante para obter: Alta performance. Baixo consumo de energia. Custo relativo à performance para HPC do Cell tenderia a ser menor que o de outros processadores (como o POWER7). Não é exatamente o que acontece na prática. Custos de projeto foram altos. 17 de 18

18 Demonstrações Faremos agora algumas demonstrações simples com o SDK do Cell. 18 de 18

Documentos relacionados

PlayStation 2. Marcelo Schiavon Porto CMP237 - Arquitetura e Organização de Processadores

PlayStation 2. Marcelo Schiavon Porto CMP237 - Arquitetura e Organização de Processadores PlayStation 2 Marcelo Schiavon Porto msporto@inf.ufrgs.br Introdução Exemplo de sistema embarcado; Mantém compatibilidade com PS1; Suporta jogos on-line; Revolucionou a industria de jogos em 2001; Possui