Processador PowerPC G5

Tamanho: px

Começar a partir da página:

Download "Processador PowerPC G5"

Osvaldo Rico Fontes
7 Há anos
Visualizações:

1 Universidade Federal do Rio Grande do Sul Instituto de Informática Programa de Pós-Graduação em Computação CMP237 Arquitetura e Organização de Processadores (2006/1) Processador PowerPC G5 Roger E. C. Porto recporto@inf.ufrgs.br

2 Sumário Histórico Aplicações PowerPC G5 Arquitetura do PowerPC G5 Tabela comparativa Referências

3 Histórico Início dos anos 90: Apple, IBM e Motorola formaram a aliança AIM; Objetivo: criar um processador RISC com elevada capacidade de processamento ; Primeiros processadores PowerPC: demonstraram a eficiência dos processadores RISC num mercado que continuava a seguir a filosofia CISC; Teve como sua primeira implementação o processador PowerPC 601; Os modelos posteriores foram mais voltados ao conceito superescalar.

4 Aplicações Computadores da Apple (Power Mac, imac, emac, PowerBook, ibook); PDAs e STBs da IBM (usando PowerPC low power); Game consoles (PlayStation 3 da Sony, Xbox 360 da Microsoft, Gamecube e Wii da Nintendo); Carros da Ford, impressoras da Lexmark e da HP; Supercomputador BlueGene; Licenças para Xilinx, Altera, Motorola, Samsung, Sony; Aplicações que exijam elevada taxa de processamento (aplicações meteorológicas, processamento de imagens, etc...)

5 PowerPC G5 Processador de 64 bits; Baseado na arquitetura POWER da IBM; Foi lançado no terceiro trimestre de 2005; PowerPC 970 (single core, 1.4GHz - 2.7GHz, 512KB de cache L2); PowerPC 970MP (dual core, 1.6MHz GHz, 1MB de cache L2, 116 milhões de transistores); Construído usando-se a tecnologia de 90nm no processo de fabricação; G5 é uma convenção da Apple para designar a quinta geração de processadores PowerPC;

6 FETCH AND DECODE

7 FETCH AND DECODE com 1MB, possibilita a cada core um acesso de 64GBps a dados e instruções.

8 CACHE FETCH AND DECODE o prefetch de instruções é direcionado para uma cache de 64KB; 32KB de cache podem realizar o prefetch de até 8 streams de dados simultaneamente.

9 FETCH AND DECODE FETCH AND DECODE até 8 instruções por ciclo são buscadas, decodificadas e divididas em operações menores e mais fáceis de serem processadas.

10 FETCH AND DECODE intruções são organizadas em grupos de até 5; dentro de cada core o PowerPC G5 pode operar sobre até 20 grupos de uma só vez.

11 QUEUES FETCH AND DECODE cada unidade funcional tem sua própria fila onde múltiplas instruções são organizadas para processamento.

12 FETCH AND DECODE o Velocity Engine usa 2 filas muito grandes e registradores dedicados de 128 bits para realizar processamento SIMD.

13 FETCH AND DECODE 2 unidades de ponto flutuante de precisão dupla fornecem a velocidade e a precisão requeridas para cálculos matemáticos de alta complexidade.

14 FETCH AND DECODE 2 unidades executam cálculos inteiros simples que são usados comumente em muitas funções básicas.

15 / FETCH AND DECODE ao mesmo tempo em que as instruções são enfileiradas e as unidades de load/store mantêm os registradores cheios para a máxima eficiência no processamento.

16 FETCH AND DECODE este registrador de 32 bits armazena os resultados das predições de desvio para aumentar a exatidão das predições futuras.

17 FETCH AND DECODE a unidade de predição de desvios usa uma lógica inovadora que aumenta a exatidão da predição e maximiza a eficiência do processador.

18 FETCH AND DECODE o core recombina as instruções nos grupos de 5 originais as unidades de load/store armazenam os dados para processamentos futuros.

19 Tabela comparativa Arquitetura Memória endereçável Barramento frontal In-flight instructions Unidades de ponto flutuante Unidades de inteiros Unidades de load/store Cache de dados Cache de instruções Cache L2 Lógica de predição de desvios Tecnologia Die size PowerPC G4 32 bits 4 gigabytes 167MHz compartilhado K 32K 256K Local 180nm 106mm 2 PowerPC G5 64 bits 4 terabytes 1GHZ por processador K 64K 512K Local/Global/Selector 90nm 66mm 2

20 Referências: APPLE. Power Mac G5: Dual Core G5. Disponível em: < Acesso em: 24 mai APPLE. G5 Processor. Disponível em: < Acesso em: 23 mai APPLE. PowerPC G5: White Paper. Disponível em: < Acesso em: 25 mai ARS TECHNICA. Inside the PowerPC 970. Disponível em: < Acesso em: 31 mai HENNESSY, J. L. Organização e projeto de computadores : a interface hardware/software. 2. ed. Rio de Janeiro : LTC, c2000. IBM. Power Architecture. Disponível em: < 03.ibm.com/chips/power/powerpc/>. Acesso em: 31 mai WIKIPEDIA. PowerPC. Disponível em: < Acesso em: 26 mai

Documentos relacionados

Broadband Engine Cell Processor. Arquitetura e Organização de Processadores (CPM237) Rodrigo Bittencourt Motta

Broadband Engine Cell Processor Arquitetura e Organização de Processadores (CPM237) Rodrigo Bittencourt Motta rbmotta@inf.ufrgs.br Junho/06 Plano de Apresentação Introdução Visão Geral Organização Interna