Introdução a Sistemas Digitais

Transcrição

1 Introdução a Sistemas Digitais Circuitos Assincronos Referencias: de Ran Ginosar Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 1 / 30

2 Motivação System-on-a-Chip (SOC) podem ter mais que 12 dominios de relógio Desafio do projeto de sistemas com multiplos relogios (alta complexidade) 66 MHz PCI 1 MHz CF 50 MHz Memory 133 MHz CPU 75 MHz DSP 12 Mbps USB 20 MHz Flash Memory 384 Kbps 3G 54 Mbps Mbps Bluetooth 100 Mbps Etherent Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 2 / 30

3 Circuitos Síncronos Todos os eventos são sincronizados com o relógio (clk) global. Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 3 / 30

4 Circuitos Síncronos Vantagens: Simples de implementar sequencia Amplamente conhecido e compreendido Componentes disponiveis para re-uso. Desvantagens: A distribuição do clock é dificil devido ao clock skew. Sensivel a variações de processo, temperatura e tensão Não é modular Alto consumo de potencia. Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 4 / 30

5 Circuitos Assincronos Sincronização é atingida sem o uso de relógio (clk) global. Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 5 / 30

6 Circuitos Assincronos Vantagens: Não há problemas de distribuição de relógio Desempenho baseado na média e não no pior caso como nos circuitos sincronos. Adaptavel a variações de processo e do ambiente (tensão, temperatura, etc). Componente modularizáveis Baixa dissipação de potência Desafios: Falta de ferramentas de CAD para o desenvolvimento Aumento consideravel de área para reduzir hazards e glitches A media do atraso as vezes pode ser grande Falta de projetistas com experiência em assincronos. Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 6 / 30

7 Ilustração Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 7 / 30

8 Historia dos Circuitos Assincronos Qualquer metodo hoje em dia aplicado no desenvolvimento de circuitos assincronos refere-se a duas raízes muito importantes: Huffman circuitos de modo fundamental David E. Muller circuitos independentes de velocidade, atualmente professor na Universidade de Illinois. UCSC computer scientist Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 8 / 30

9 Por que pensar em circuitos assíncronos Nós estamos acostumados com o projeto de circuitos sincronos. Lógica e aspectos temporais são simples. Argumentos comuns de pensar em circuitos Assincronos: Tecnicas de baixa potencia funcionam Conseguimos atingir alta frequencia Baixa sensibilidade a variações do processo, tensão e temperatura Alta modularidade (SoC) Não tem distribuição de relógio (clk) e problemas de temporização. Circuitos mais seguros Importante: mas não conseguimos todas as caracteristicas a cima ao mesmo tempo!!! Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 9 / 30

10 Por que não usamos mais circuitos assincronos? Aumento em área Dificil de projetar Não é facilmente decomposto em blocos lógicos menores Converter sincrono para assincrono é dificil Temos que aprender algo novo! Poucas ferramentas de CAD tratam circuitos assincronos Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 10 / 30

11 Por que se importamos com assincronos então? Porque temos que. Circuitos sincronos pode ser um bom modelo para complexidades pequenas mas pode ser um grande desafio para complexidades grandes (metaestabilidade, clock skew). A realidade é que circuitos assincronos podem nos trazer muitas vantagens. Exemplo de processadores, SOC com circuitos e protocolos de comunicação assincronos. Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 11 / 30

12 Definição Circuitos Assíncronos possuem: elementos essenciais que compõem a sua estrutura (lógica de controle, armazenamento e processamento das informações). Célula M de N entradas Célula Muller (ou C-element) Registrador Assincrono Protocolos de comunicação entre os blocos que gera a sincronização entre os blocos através de sinais de request e acknowledge. Handshake (2 ou 4 fases) Codificação de dados na comunicação Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 12 / 30

13 Protocolos de Comunicação Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 13 / 30

14 Substituindo o clock por Handshaking CLK R1 R2 CL3 R3 CL4 R4 CLK GATING SIGNAL CLK R1 R2 CL3 R3 CL4 R4 Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 14 / 30

15 Substituindo o clock por Handshaking ACK CTL CTL CTL CTL REQ CL3 R1 R2 R3 CL4 R4 EXAMPLE: REQ ACK DATA R1 R2 CL3 R3 CL4 R4 TOKEN FLOW LINK / CHANNEL CL TRANSPARENT TO HANDSHAKING Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 15 / 30

16 Fluxo de dado Tranferencia de um dado = um ciclo de handshake Registrador k está FULL quando tem dado Quando registrador k+1 recebe o dado de k, Registrador k+1 torna-se FULL Registrador k agora tem BUBBLE ( dado já foi copiado) FULL registrador não pode receber dado. Apenas BUBBLE registrador pode receber dado. Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 16 / 30

17 Classificação dos Protocolos Handshake / Sinalização: 2-phase or 4-phase Direção: Push or pull Codificação: Bundled data (single rail), or dual rail (1-of-2), or 1-of-n (e.g. 1-of-4), or m-of-n, Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 17 / 30

18 Preservação do dado Dados não disaparecem Dados não aparecem (de nenhum lugar) Um dado não substitui o outro Um bloco (registrador ou CL) com n entradas e m saídas: (quando está em BUBBLE) espera por n dados em suas entradas Gera m dados em suas saidas. n m Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 18 / 30

19 Nos canais, há portas As portas conectadas nos canais de comunicação podem ser passivas e ativas Um canal possui uma porta ativa e uma passiva. As portas ativas iniciam a comunicação As portas passivas pacientemente esperam. Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 19 / 30

20 Protocolos de Handshake Codificação Single Rail Bundled data (conhecido como single rail ) (pacote) PUSH CHANNEL (DATA & REQ SAME DIRECTION) n REQ ACK DATA DATA REQ ACK SOME VARIATIONS 4 PHASE PROTOCOL: ALWAYS LIKE THIS Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 20 / 30

21 Protocolos de Handshake Codificação Single Rail Bundled data (conhecido como single rail ) (pacote) PUSH CHANNEL (DATA & REQ SAME DIRECTION) n REQ ACK DATA DATA REQ ACK 2 PHASE PROTOCOL Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 21 / 30

22 Pressuposição Bundling Cada linha de dado é um unico fio Bundled data é conhecido como single rail Um lado de emissor (sender), time(data) < time(req) A ordem dos dados e do request: Valid(DATA) REQ [ data valid precedes REQ=1 ] Diferenças de atraso nas linhas devem ser analisadas: Posicionamento e roteamento Margem de segurança Inserção de buffer Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 22 / 30

23 4-phase vs 2-phase 4-phase Protocol retorna para zero (RZ), assim gasta tempo e potencia sinaliza por nível 2-phase Protocol não retorna para zero (NRZ), assim apresenta menos aumento de potencia sinaliza por transição Implementação é mais complexa Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 23 / 30

24 Protocolo 4-phase dual rail Cada bit de dado é codificado por 2 fios PUSH CHANNEL 2n ACK DATA VALUE d.t d.f EMPTY 0 0 VALID VALID Not used 1 1 DATA EMPTY VALID EMPTY VALID EMPTY VALID ACK 0 E 1 Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 24 / 30

25 Protocolo 4-phase dual rail Insensivel ao atraso Cada bit pode ser propagado em diferente velocidade. 4 phase: 1. O emissor (sender) envia uma palavra valida (V) 2. O receptor (receiver) seta o ACK 3. Emissor envia palavra vazia (E) (retira do dado) 4. Receptor (receiver) seta ACK Cada mudança é indicada por um acknowledged Problemas: Glitches, hazards Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt / 30

26 Bundled Data Dual Rail req a b Single Rail a.t a.f b.t b.f Dual Rail a b C REQ Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 26 / 30

27 Codificação: : 1-de-4 Sinalizações 2-bits usam 4 fios: Null 0000 Ainda usa 2x fios Metade das transições necessárias (metade da potência) Menos sensibilidade a ruidos Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 27 / 30

28 Bundled Data 1-of-4 req a b Single Rail 1-of-4 b a C REQ Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 28 / 30

29 1-of-2 (2-phase( 2-phase) Sinalização (dual-rail) Cada bit em dois fios Um fio (x V ) indica o valor (0, 1) O outro fio (x P ) ajuda com a fase Para mudar de um valor para outro: Se valor diferente então inverter x V Se de mesmo valor então, inverter x P Cada bit alterna de valido/valido/ Não tem valor nulo Potencialmente mais rápido que 4-phase dual-rail x V x P Even Odd Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 29 / 30

30 Acknowledgement / Indicação A porta / circuito indica acknowledge da sua entrada se para cada mudança de entrada, existe uma mudança na saída. Examplo: fio Examplo que não apresenta indicação: porta AND Indica Acknowledge para todos os 1s: {01,10} 11 Porem não indica acknowledge para 00 {01,10} Disciplina: Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 30 / 30