Simplificação de Circuitos

Documentos relacionados
CIRCUITOS DIGITAIS. Circuitos Combinacionais e Técnicas de Simplificação

CIRCUITOS DIGITAIS I

Codificadores e Decodificadores

Funções e Portas Lógicas

Circuitos Lógicos Combinacionais (parte 3) Sistemas de Informação CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Fernando Maia da Mota

Sistemas Digitais Módulo 8 Introdução aos Circuitos Aritméticos

Sistemas Digitais Universidade Católica do Salvador Professor Marco Antônio C. Câmara. Aula 03 Simplificação de Expressões Lógicas.

Álgebra de Boole e Simplificação de Circuitos Lógicos

*********************

Figura 1 - Display de 7 segmentos

Circuitos Sequenciais

Técnicas Digitais para Computação

Organização e Arquitetura de Computadores I

Lógica Boolena. Aula 05. Prof. Msc. Arthur G. Bartsch


Organização e Arquitetura de Computadores I

LOGIC CIRCUITS CMOS Circuitos Lógicos CMOS

CAPÍTULO 4 CIRCUITOS COMBINACIONAIS

Introdução à Computação

4. Desenhe um digrama esquemático para cada uma das funções abaixo. a.

CAPÍTULO 1 REVISÃO DE LÓGICA COMBINACIONAL

Mapas de Karnaugh Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 2h/60h

Capítulo 09: Mintermos, Maxtermos e Mapa de Karnaugh

MAPA DE KARNAUGH (Unidade 3)

PCS Sistemas Digitais I. Códigos para Detecção e Correção de Erros. Prof. Dr. Marcos A. Simplicio Jr. versão: 3.0 (Jan/2016)

Erros e Protocolos de Recuperação Códigos detectores e correctores de erros.

Formas Canônicas e Mapas de Karnaugh

Sistemas Digitais Ficha Prática Nº Uniformização de circuitos com pontas NAND e NOR

1. Sistemas de numeração e códigos 23

Álgebra de Boole. Nikolas Libert. Aula 4B Eletrônica Digital ET52C Tecnologia em Automação Industrial

Eletrônica Digital Lista de Exercícios

Circuitos Combinacionais Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 2h/60h

Circuitos Sequenciais: Circuitos Combinacionais: SISTEMAS DIGITAIS. Módulo 2 Prof. Celso

EELi02 Circuitos Lógicos

Multiplexadores e Demultiplexadores

Capítulo II Álgebra Booleana e Minimização Lógica

Aula 7: Portas Lógicas: AND, OR, NOT, XOR, NAND e NOR

Sistemas Digitais Unidade Lógica e Aritmética - ULA

Simplificação de expressões booleanas através dos diagramas de Veitch-Karnaugh Aprendemos até aqui, simplificação de expressões mediante a utilização

Infra-Estrutura de Hardware

Arquitetura de Computadores. Tiago Alves de Oliveira

Introdução à Computação

Aula 8 Circuitos Integrados

ÁLGEBRA DE BOOLE B.1 - DIAGRAMA DE VENN

Apostila Mapas de Veitch-Karnaugh

ET53C - SISTEMAS DIGITAIS

Aula 5. Mapas de Karnaugh. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira

Organização e Arquitetura de Computadores I

Laboratório 1 (Trabalho sem Relatório) Semana 20 de Setembro a 24 de Setembro

Circuitos Lógicos Combinacionais Capítulo 4

Organização e Arquitetura de Computadores I

UFSM-CTISM. Comunicação de Dados Aula-17

Sistemas Digitais. 6 Funções lógicas

Índice. 1.2 Sistemas Numéricos em uma Base B Qualquer

Aula 07 : Portas Lógicas e Álgebra Booleana

Disciplina: Eletrônica Digital Aluno: Nº: Código: EL52M Turma: Prof: Gustavo B. Borba Código: Data: / /

Projetos de Decodificadores

LISTA DE EXERCÍCIOS #3 (BASEADO NO ENADE ENGENHARIA)

Circuitos Digitais. Conteúdo. Meio Somador. Circuitos Aritméticos. Meio Somador. Meio Somador. Circuitos Aritméticos. Ciência da Computação

TRANSMISSÃO DE DADOS PROTEGIDOS POR CÓDIGOS CORRETORES DE ERRO

24/08/2010 ELETRÔNICA DIGITAL

Aula 9: Análise e Síntese de Circuitos Digitais Combinacionais

PCS 3115 (PCS2215) Sistemas Digitais I. Módulo 07 Síntese de Circuitos Combinatórios. Prof. Dr. Marcos A. Simplicio Jr. versão: 3.

Apostila de Eletrônica Digital ÍNDICE

CIRCUITOS DIGITAIS. Circuitos Combinacionais e Técnicas de Simplificação

Redes de Computadores. Prof. André Y. Kusumoto

Nível de Enlace. Nível de Enlace. Serviços. Serviços oferecidos os nível de rede

CIRCUITOS DE COINCIDÊNCIA (XNOR) OU EXCLUSIVO (XOR)

Capítulo 3. A camada de enlace de dados

3. CAPÍTULO LÓGICAS DIGITAIS

Representação de Informação. 1. Converta cada um dos seguintes números para o seu equivalente decimal: a)

Fundamentos de Telecomunicações

Arquitetura de Computadores. Tiago Alves de Oliveira

Eletrônica Digital para Instrumentação

Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Definições

EXERCÍCIOS DE PREPARAÇÃO PARA PROVA B2

Organização de Computadores

Eletrônica Digital Portas Lógicas

Nível de Enlace. Nível de Enlace. Serviços. Serviços. Serviços. Serviços. Serviços oferecidos os nível de rede

COLÉGIO DO INSTITUTO BATISTA AMERICANO PROF. ABIMAILTON PRATTI DA SILVA Rua Mariana N.º 70 Retiro Volta Redonda Telefone: (24)

Camada de Enlace de Dados

Tabela 1 - Minitermos e Maxtermos para uma função de 3 variáveis.

MAPAS DE KARNAUGH A.B A.B A. B A. B A.B C. D C.D

Simplificação e Mapa de Karnaugh. Sistemas digitais

Transcrição:

Simplificação de Circuitos Nikolas Libert ula 5 Eletrônica Digital ET52C Tecnologia em utomação Industrial

Diagrama de Veitch-Karnaugh Diagrama de Veitch-Karnaugh. Um diagrama ou mapa de Veitch-Karnaugh é uma forma diferente de representar a tabela verdade de um expressão lógica. Da forma como cada linha de uma tabela verdade é representada num mapa de Veitch-Karnaugh, fica mais fácil de se identificar possíveis simplificações na expressão lógica. DELT Nikolas Libert 2

Diagrama de Veitch-Karnaugh para Duas Variáveis Diagrama de Veitch-Karnaugh para Duas Variáveis. baixo é fornecida uma tabela verdade com saídas genéricas W, X, Y e Z. Essa mesma tabela pode ser representada por uma matriz 2x2 chamada de mapa de Karnaugh. S 0 0 W 0 1 X W X 1 0 Y 1 1 Z Y Z DELT Nikolas Libert 3

Diagrama de Veitch-Karnaugh para Duas Variáveis Exemplo. Para a tabela verdade abaixo, ache a equação soma de produtos, simplifique a equação lógica e represente a tabela no mapa de Karnaugh. S 0 0 1 0 1 1 1 0 0 1 1 0 DELT Nikolas Libert 4

Diagrama de Veitch-Karnaugh para Duas Variáveis No mapa de Karnaugh, entre dois espaços contíguos, há sempre a mudança de apenas uma variável de entrada. 1 1 0 0 - Se andarmos do espaço. para seu vizinho., há apenas uma variável de entrada que muda ( muda para, enquanto continua constante). - implicação deste fato é que ao escrevermos a expressão soma de produtos, o termo poderá ser colocado em evidência e os termos e serão cancelados. S =. + = ( + ) = ( + ) = (1) = - No mapa de Karnaugh, sempre que houverem 1 s em espaços contíguos, será possível a simplificação da expressão lógica. DELT Nikolas Libert 5

Diagrama de Veitch-Karnaugh para Duas Variáveis grupamentos possíveis em mapas de 2 variáveis. Quadra: conjunto de quatro espaços de valor 1. Num mapa de 2 variáveis, só haverá uma quadra quando todas saídas forem 1. 1 1 1 1 Nesse caso a simplificação será máxima e a expressão será S=1. Pares: conjunto de dois espaços vizinhos de valor 1. 0 0 1 1 Resulta em S= 1 0 1 0 Resulta em S= DELT Nikolas Libert 6

Diagrama de Veitch-Karnaugh para Duas Variáveis grupamentos possíveis em mapas de 2 variáveis. Termos isolados: quando um espaço de valor 1 só é vizinho de espaços de valor zero. Nestes casos, não há simplificação. Exemplo com dois termos isolados: 0 1 1 0 saída seria a própria expressão soma de produtos. S = + DELT Nikolas Libert 7

Diagrama de Veitch-Karnaugh para Duas Variáveis Procedimento para simplificação. Deve-se buscar um conjunto de agrupamentos que inclua todos os espaços de valor 1. Inicia-se pela busca de agrupamentos na seguinte ordem: quadras, pares e por fim, termos isolados. expressão simplificada será a soma das expressões para cada agrupamento. Exemplo: ache a expressão mínima para a tabela verdade. S 0 0 0 0 1 1 1 0 1 1 1 1 DELT Nikolas Libert 8

Diagrama de Veitch-Karnaugh para Duas Variáveis 0 1 1 1 - Não havendo quadras, parte-se para a busca de pares. - Os pares encontrados englobam todos os termos unitários do mapa, não há necessidade de continuar a busca por termos isolados. S 1 = S 2 = S = S 1 + S 2 = + Exercício: ache a expressão mínima para a tabela verdade. S 0 0 0 0 1 1 1 0 1 1 1 1 DELT Nikolas Libert 9

Diagrama de Veitch-Karnaugh para Três Variáveis Diagrama de Veitch-Karnaugh para Três Variáveis. O mapa de Karnaugh abaixo representa uma tabela verdade de três variáveis de entrada. C S 0 0 0 S 0 0 0 1 S 1 0 1 0 S 2 0 1 1 S 3 1 0 0 S 4 1 0 1 S 5 1 1 0 S 6 1 1 1 S 7 S 0 S 1 S 3 S 2 S 4 S 5 S 7 S 6 C C C DELT Nikolas Libert 10

Diagrama de Veitch-Karnaugh para Três Variáveis O procedimento para simplificação é o mesmo, no entanto, agora existem mais possibilidade de agrupamentos. Oitava: conjunto de oito espaços de valor 1. Num mapa de 3 variáveis, só haverá uma oitava quando todas saídas forem 1. 1 1 1 1 1 1 1 1 C C C Nesse caso a simplificação será máxima e a expressão será S=1. DELT Nikolas Libert 11

Diagrama de Veitch-Karnaugh para Três Variáveis grupamentos possíveis em mapas de 3 variáveis. Quadras: agora existirão mais possibilidades de agrupamento. 1 1 0 0 1 1 0 0 Resulta em S= 1 0 0 1 1 0 0 1 C C C C C C 1 1 1 1 0 0 0 0 Resulta em S= Resulta em S=C C C C DELT Nikolas Libert 12

Diagrama de Veitch-Karnaugh para Três Variáveis grupamentos possíveis em mapas de 3 variáveis. Pares. exemplo com dois pares: S =.C +.C 1 0 0 1 0 1 1 0 C C C Termos isolados. exemplo com três termos: S =..C +..C +..C 0 1 0 1 0 0 1 0 C C C DELT Nikolas Libert 13

Diagrama de Veitch-Karnaugh para Três Variáveis Exemplo: Obtenha a expressão mínima por mapa de Karnaugh. C S 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 C C C 1 0 1 0 1 1 0 1 1 1 1 0 DELT Nikolas Libert 14

Diagrama de Veitch-Karnaugh para Três Variáveis 1 0 1 1 1 0 0 1 S = S = C S = S + S = C + C C C Exercício: Obtenha a expressão mínima que representa a tabela verdade ao lado. Utilize mapa de Karnaugh. C S 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 S = C + + C ou S = C + C + C 1 1 1 0 DELT Nikolas Libert 15

Diagrama de Veitch-Karnaugh para Quatro Variáveis Diagrama de Veitch-Karnaugh para Quatro Variáveis. Relação Tabela Verdade x Mapa Karnaugh: C D S 0 0 0 0 S 0 0 0 0 1 S 1 0 0 1 0 S 2 C D S...... 1 0 0 0 S 8 1 0 0 1 S 9 S 0 C C S 1 S 3 S 2 0 0 1 1 S 3 0 1 0 0 S 4 1 0 1 0 S 10 1 0 1 1 S 11 S 4 S 12 S 5 S 7 S 6 S 13 S 15 S 14 0 1 0 1 S 5 1 1 0 0 S 12 0 1 1 0 S 6 1 1 0 1 S 13 S 8 S 9 S 11 S 10 0 1 1 1 S 7 1 1 1 0 S 14...... 1 1 1 1 S 15 D D D DELT Nikolas Libert 16

Diagrama de Veitch-Karnaugh para Quatro Variáveis Existência de novas possibilidades de agrupamentos. - Oitavas - Quadras C C C C 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 1 D D D S = D D D S =.D DELT Nikolas Libert 17

Diagrama de Veitch-Karnaugh para Quatro Variáveis Exemplo: che a expressão mínima por Karnaugh. C D S C D S C C 0 0 0 0 0...... 0 0 0 1 1 1 0 0 0 1 0 0 1 0 1 1 0 0 1 1 0 0 1 1 1 1 0 1 0 0 0 1 0 0 0 1 0 1 1 1 0 1 0 1 1 1 1 0 0 1 0 1 1 0 0 1 1 0 1 1 0 1 1 1 1 1 1 1 0 0...... 1 1 1 1 1 D D D DELT Nikolas Libert 18

Diagrama de Veitch-Karnaugh para Quatro Variáveis S = C 0 0 1 1 C C 1 1 1 1 1 0 1 1 0 1 1 0 S C =..C S = D D D D S = S + S + S C = D + C +..C DELT Nikolas Libert 19

Diagrama de Veitch-Karnaugh para Quatro Variáveis Exercício: che a expressão mínima por Karnaugh. C D S C D S 0 0 0 0 0...... C C 0 0 0 1 1 1 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 1 1 1 0 0 0 0 1 1 0 1 1 1 0 1 0 0 1 1 1 1 1 1 1 0 0...... 1 1 1 1 1 D D D S = CD + CD + + D DELT Nikolas Libert 20

Diagrama de Veitch-Karnaugh para Muitas Variáveis Diagrama de Veitch-Karnaugh para mais de Quatro Variáveis. Quando o número de variáveis passa a ser superior a quatro, o método de simplificação de Veitch-Karnaugh se torna muito complexo. Para essas situações é recomendável a simplificação por computador. Uma forma de simplificação é pelo algoritmo de Quine-McCluskey. Programas que o implementam podem ser achados com facilidade na internet. DELT Nikolas Libert 21

Casos que Não dmitem Simplificação Casos que Não dmitem Simplificação Como seria a representação das funções XOR e XNOR no mapa de Karnaugh? S 0 0 0 0 1 1 1 0 1 1 1 0 - XOR - XNOR 0 1 1 0 S 0 0 1 0 1 0 1 0 0 1 1 1 1 0 0 1 Tabelas que a princípio não são simplificáveis, podem ser representadas pelas funções XOR e XNOR DELT Nikolas Libert 22

Casos que Não dmitem Simplificação Função XOR com três variáveis. Mapa de Karnaugh da expressão S = + + C C S 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 0 1 1 0 1 0 C C C DELT Nikolas Libert 23

Casos que Não dmitem Simplificação Encontre o mapa para a expressão S = ʘ ʘ C C S 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 C C C 1 0 1 1 1 0 1 1 1 DELT Nikolas Libert 24

Casos que Não dmitem Simplificação s funções ʘ ʘ C e + + C são iguais! s seguintes igualdades são válidas: + = ʘ + + C = ʘ ʘ C + + C + D = ʘ ʘ C ʘ D + + C + D + E = ʘ ʘ C ʘ D ʘ E Quando o número de variáveis é par a função Ou Exclusivo é igual ao complemento da função Coincidência. Quando o número de variáveis é impar as função Ou Exclusivo e Coincidência são iguais. DELT Nikolas Libert 25

it de Paridade it de Paridade Em alguns protocolos de comunicação criou-se o conceito de paridade para detecção de erros no envio de dados. No protocolo RS232, os dados são transmitidos em grupos de 8 bits (+ 2 de controle) e opcionalmente, pode ser incluído um bit de paridade para verificação. Start = 0 it 0 it 1 it 2 it 3 it 4 it 5 it 6 it 7 Pari. Pacote RS232 Stop = 1 t DELT Nikolas Libert 26

it de Paridade Start = 0 it 0 it 1 it 2 it 3 it 4 it 5 it 6 it 7 Pari. Stop = 1 t Existem duas configurações possíveis de paridade: paridade par e paridade impar. Para que a comunicação ocorra, o receptor e o transmissor devem ter a mesma configuração. Paridade Par: O bit de paridade é gerado de forma que o número de bits em nível alto (excluindo bits de controle) seja par. Paridade Impar: O bit de paridade é gerado de forma que o número de bits em nível alto (excluindo bits de controle) seja impar. DELT Nikolas Libert 27

it de Paridade Exemplo: para transmissão do dado 0xE0 com paridade par, qual será o valor do bit de paridade? Se no receptor o número de bits em nível alto recebidos for impar, o pacote será rejeitado. DELT Nikolas Libert 28

it de Paridade Exemplo: projete um circuito gerador de paridade para dados de 4 bits. Considere paridade par. C D S 0 0 0 0 C D S...... C C 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 1 0 0 1 1 0 1 1 1 1 0...... 1 1 1 1 D D D DELT Nikolas Libert 29

it de Paridade 0 C C 1 0 1 4 variáveis de entrada! resposta deverá ter um dos seguinte formatos: 1 0 1 0 1 0 1 0 1 0 1 0 S = ʘ ʘ C ʘ D = + + C + D ou S = + + C + D = ʘ ʘ C ʘ D Fazendo um teste para uma entrada qualquer, vemos que a opção correta é a segunda: 0 ʘ 0 ʘ 0 ʘ 0 = 1 D D D Exercício. Projete um detector de paridade para três bits de entrada. Se o número de 1 s for impar, a saída deverá ser zero. DELT Nikolas Libert 30

it de Paridade C S 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 C C C R.: S = ʘ ʘ C = + + C DELT Nikolas Libert 31

Referências IDOET, I. V., CPUNO, F. G. Elementos de Eletrônica Digital, 41ª Edição, Érica, São Paulo, 2013. DELT Nikolas Libert 32