Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Aula 07 Aplicação de circuitos combinacionais: roteamento e codificação de dados de Paula Rodrigues
Codificação e roteamento Contexto Circuitos digitais Circuitos BEI (SSI) Circuitos MEI (MSI) Circuitos AEI (LSI e VSLI) Funções básicas Funções simples Funções complexas Portas lógicas, flip-flops e afins Codificadores, multipl., contadores, somad. e afins µp, PLDs, FPGAs, memórias e afins Eletrônica Digital I Eletrônica Digital II roteamento e codificação
Codificação e roteamento Técnicas Roteamento e codificação µc Codificação Roteamento
Codificação e roteamento Técnicas Roteamento e codificação Roteamento Codificação Multiplexadores Demultiplexadores Codificadores Decodificadores
Multiplexadores Seletores de dados Segundo sua entrada de seleção, uma de suas entradas é conectada a sua saída MUX M para 1
Multiplexador 2 para 1 I 0 I 0 Z Z I 1 I 1 A A
Multiplexador 2 para 1: operação I 0 I 0 Z= I 0 Z= I 1 I 1 I 1 A Z 0 I 0 1 I 1 A=0 A=1
Multiplexador 2 para 1: operação A Z 0 I 0 1 I 1 Z = AI 0 + AI 1 I 0 I 1 A Z
AB=00AB=01AB=10AB=11 Multiplexador 4 para 1 I 0 I 1 I 2 I 3 Z A B Z 0 0 I 0 0 1 I 1 1 0 I 2 1 1 I 3 A (MSB) B (LSB) Z = ABI 0 + ABI 1 + ABI 2 + ABI 3
Multiplexador 4 para 1 I 0 I 1 I 2 Z I 3 A B
Multiplexador 4 para 1 com ativação (E) E I 0 I 1 I 2 I 3 A (MSB) B (LSB) Z E A B Z 0 X X 0 1 0 0 I 0 1 0 1 I 2 1 1 0 I 3 1 1 1 I 4
Multiplexador 4 para 1 com ativação (E) I 0 I 1 I 2 Z I 3 A B E
Multiplexador com n seleções Z n = n 2 1 i=0= 0 m i I i
Multiplexadores comerciais MUX 8 para 1 Tabela-verdade
Multiplexadores comerciais 4 x MUX 2 para 1 74LS157 Tabela-verdade Habilitação Entrada de seleção Entradas Saída
Multiplexadores: aplicações roteamento de dados Contador BCD Q D Q C Q B Q A Contador BCD Q D Q C Q B Q A Seleção do contador I 0a I 0b I 0c I 0d I 1a I 1b I 1c I 1d S 74LS157 Z a Z b Z c Z d 7 Decodificador BCD para 7 segmentos
Multiplexadores: aplicações conversão paralelo para serial O 0 O 7 Registrador de armazenamento I 0 I 7 74LS151 Z S 2 S 1 S 0 Q C Q B Q A Contador de módulo 8
Multiplexadores: aplicações geração de funções lógicas Vcc I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 74LS151 S 2 S 1 S 0 A B C Z = ABC + ABC + ABC Z A B C Z 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1
Exemplo Implemente um multiplexador 8 x 1 por meio de multiplexadores 4 x 1.
Exemplo Transcreva o seguinte trecho de código em linguagem C para um circuito digital correspondente. Assuma que todas as variáveis sejam booleanas. 01: if (A == 1) 02: { 03: Z = C; 04: } 05: else 06: { 07: if (B == 1) 08: { 09: Z = D; 10: } 11: else 12: { 13: Z = D C; 14: } 15: }
Demultiplexadores Distribuidores de dados Efetuam a operação contrária a dos multiplexadores DEMUX 1 para M
Demultiplexador 1 para 2 I O 0 I O 0 O 1 O 1 A A
Demultiplexador 1 para 2: operação I O 0 O 0 I A O 0 O 1 O 1 O 1 0 I 0 1 0 I A=0 A=1
Demultiplexador 1 para 2: operação A O 0 O 1' 0 I 0 1 0 I O 0 = AI O 1 = AI I A O 0 O 1
AB=00AB=01AB=10AB=11 Demultiplexador 1 para 4 I O 0 O 1 O 2 O 3 A B O 0 O 1 O 2 O 3 0 0 I 0 0 0 0 1 0 I 0 0 1 0 0 0 I 0 1 1 0 0 0 I A (MSB) B (LSB)
Demultiplexador com n seleções O i = m I i
Demultiplexadores comerciais DEMUX 1 para 8 74138
Demultiplexadores comerciais 74138 Tabela-verdade Entradas Saídas
Exemplo Implemente um demultiplexador 1 para 4 por meio de demultiplexadores 1 para 2.
Codificação e roteamento Codificação Codificadores Mascaram a entrada entrada ativa código único
Codificação e roteamento Codificação Codificadores I 0 M entradas, com apenas uma ativa por vez I M-1 Codificador O 0 N saídas, gerando um código de saída de N bits O N-1
Codificação e roteamento Codificação Codificador 8 para 3 (octal) I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 A B C I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 Codificador 8 para 3 A B C 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1
Codificação e roteamento Codificação Codificador de prioridade I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 A B C D I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 Codificador de prioridade A B C D 1 x x x x x x x 1 1 1 1 0 1 x x x x x x 1 1 0 1 0 0 1 x x x x x 1 0 1 1 0 0 0 1 x x x x 1 0 0 1 0 0 0 0 1 x x x 0 1 1 1 0 0 0 0 0 1 x x 0 1 0 1 0 0 0 0 0 0 1 x 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
Codificação e roteamento Codificação Codificadores comerciais Codificador de prioridade 8 para 3 Tabela-verdade Entradas Saídas 74148
Codificação e roteamento Codificação Decodificadores Detecta uma entrada código de entrada saída única
Codificação e roteamento Codificação Decodificadores N entradas, 2 N códigos de entrada I 0 I N-1 Decodificador O 0 O M-1 M saídas, que formam uma combinação única para cada uma das combinações de entrada
Codificação e roteamento Codificação Decodificador 3 para 8 (1 de 8) A B C O 0 O 1 O 2 O 3 O 4 C Decodificador 3 para 8 (1 de 8) O 5 O 6 O 7 A B C O 0 O 1 O 2 O 3 O 4 O 5 O 6 O 7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1
Codificação e roteamento Codificação Decodificadores comerciais 74138 (1 de 8) Tabela-verdade Entradas Saídas
Codificação e roteamento Codificação Decodificadores comerciais Tabela-verdade 74LS42 BCD para decimal
Codificação e roteamento Codificação Decodificadores: BCD para 7 segmentos a a b a b e f g c b V D c d e c d e d f g f g
Exemplo Projete um decodificador BCD para displays de 7 segmentos do tipo anodo comum. Decimal BCD (DCBA) 7 sementos (abcdefg) Decimal BCD (DCBA) 7 sementos (abcdefg) 0 0000 000001 5 0101 0100100 1 0001 1001111 6 0110 0100000 2 0010 0010010 7 0111 0001111 3 0011 0000110 8 1000 0000000 4 0100 1001100 9 1001 0000100
Exemplo Transcreva o seguinte trecho de código em linguagem C para um circuito digital correspondente. Assuma que todas as variáveis sejam booleanas e que estejam disponíveis um decodificador 2 para 4 e portas lógicas Não, E e Ou de duas entradas cada. 01: switch(s) 02: { 03: 0: R = ~X; 04: 1: R = ~Y; 05: 2: R = X Y; 06: 3: R = X & Y; 07: }
Conferir a presença
Obrigado