ELT601 Eletrônica Digital II

Transcrição

1 Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Dispositivos Lógicos Programáveis (DLPs) Prof. Rodrigo de Paula Rodrigues

2 DLP Conteto Grau de integração EIB - SSI EIM - MSI EIA - LSI EIMA - VLSI Poucas portas Centenas de portas Milhares de portas > milhares de portas Testes e implementação manuais Implementação manual Implementação e testes automatizados Simulação, implementação e validação automatizados Montagens em placas de protótipo Simulação lógica e de circuitos Montagens em placas de protótipo Simulação lógica e de circuitos Posicionamento e roteamento automáticos Presença inestimável de sofisticadas ferramentas de automatização Ferramentas EDA e Dispositivos lógicos programáveis Simulação Testes Implementação Projeto

3 DLP Conteto Sistemas digitais Circuitos convencionais Microprocessadores Microcomputadores e Processadores de sinais

4 DLP Conteto Circuito digital microprocessador Programa Comando 1 Comando 2... Comando N Circuito físico de eecução das instruções Lógica a ser implementada Realização da lógica requerida Circuito físico correspondente Circuito digital convencional

5 DLP Conteto Circuito digital microprocessador Programa and A, B sta C Circuito de decodificação Circuito de eecução A B C Realização da lógica requerida A B C Circuito digital convencional

6 DLP Conteto

7 DLP Conteto A B C ULA de 1 bit de um circuito digital microprocessador Circuito digital convencional

8 DLP Conteto Fato importante: Lógica implementada por Lógica implementada por é sempre mais rápida que Programa Comando 1 Comando 2... Comando N

9 DLP Conteto Aplicações contemporâneas: Requisitos de tempo de resposta restritivos Implementação lógica

10 DLP Conteto Implementações: Grau de integração Compleidade de funções Dispositivos Circuitos Lógicos SLI e MSI Programáveis

11 DLP Conteto O que são os DLPs? DLP circuitos digitais Adaptáveis à lógica a eecutarem

12 DLP Conteto O que são os DLPs? N Lógica a ser implementada adaptação implementação

13 DLP Vantagem Vantagens do uso de DLPs DLP

14 DLP Vantagens Vantagens do uso de DLPs Placa de circuito impresso Placa de circuito impresso (com a mesma função lógica) Tipo 1 Tipo 2 DLP Tipo N Tipo 3 Menor espaço Menor compleidade Menor consumo Mais confiáveis Menor custo

15 DLP Classes Classes de DLPs Simples DLPs (SPLD) Soma-de-produtos Fusível, EPROM e EEPROM Compleos DLPc (CPLD CPLD) Vários DLPS em um mesmo CI EPROM, EEPROM e Flash Blocos de E/S com registros Arranjos programáveis em campo (FPGA) Vários blocos programáveis SRAM, Flash e Antifusíveis Recursos sofisticados: RAM, DSP Lógica implementada por tabelas

16 DLP Estrutura básica A B Estrutura básica de um DLPs Matriz E (AND) AB AB AB Linhas Produto AB A A B B Fusíveis Linhas de entrada O 0 O 1 O 2 O 3 Saídas na forma de somas-de-produtos

17 DLP Estrutura básica Estrutura básica de um DLPs (notação simplificada) A B Fusível queimado Fusível intacto AB Máscara para programação AB Sem coneão Coneão permanente AB AB A A B B O 0 O 1 O 2 O 3

18 DLP DLP por meio de memórias PROM como DLPs Função lógica a implementar AB + C Obter a tabela-verdade Levantar os mintermos Gerar a soma de produtos

19 DLP DLP por meio de memórias A B C PROM como DLPs! A estrutura não é otimizada. ABC ABC ABC A B C ABC ABC ABC ABC A A B B C C O 0 O 1 O 2 O 3 AB + C 1 0 A + B

20 DLP DLP por meio de memórias PROM como DLPs 0 +Vcc A 0 Decodificador 1 A D 3 D 2 D 1 D 0

21 DLP DLP por meio de memórias DLPs PAL (Programmable Logic Array) A B C Coneão permanente Sem coneão Fusíveis intactos A A B B C C O 0 O 1 O 2 O 3

22 DLP DLP por meio de memórias DLPs PAL (Programmable Logic Array) A B C AB C A 0 B C AB AB A A B B C C O 0 O 1 O 2 O 3 Eemplo: PAL16L8 e PAL16R8 AB + C A B+C A + B

23 DLP DLPS por meio de blocos lógicos DLPs GAL (Generic Logic Array) CLK Macrocélula de saída GAL Pinos de entrada. D Q Mu 4-para-1 Pino de E/S Q Mu 2-para-1 2 bits Matriz programável Modos de operação programáveis Eemplo: GAL

24 DLP DLPC por meio de blocos lógicos DLPc (CPLD) PAL PAL PAL PAL PAL Recursos adicionais

25 DLP DLPC por meio de blocos lógicos DLPc Família Ma II da Altera Elemento lógico (LE) simplificado da família Ma II D0 D1 D2 D3 LUT Saída D Q D0 D1 Y Q S CLK

26 DLP DLPC por meio de blocos lógicos DLPc Família Ma II da Altera Tabela de recuperação Look-Up Table (LUT) SRAM 16 1 A B C LUT Z = f(a, B, C, D) 0 f(0,0,0,0) 1 f(0,0,0,1) 2 f(0,0,1,0) D Saída 15 f(1,1,1,1)

27 DLP DLPC por meio de blocos lógicos DLPc Família Ma II da Altera Bloco lógico (10 LE)

28 DLP DLPC por meio de blocos lógicos DLPc Família Ma II da Altera Ma II Memória não volátil Configuração do DLPc (CPLD)

29 DLP FPGA por meio de blocos lógicos FPGA Família Cyclone da Altera Elemento lógico (LE) simplificado da família Cyclone (base no Ma II) D0 D1 D2 D3 LUT Saída D Q D0 D1 Y Q S CLK

30 DLP FPGA por meio de blocos lógicos FPGA Família Cyclone da Altera Bloco lógico (16 LE) PLL DSP RAM PLL DSP RAM

31 DLP Eercícios Implemente a função combinacional de unidades da seguinte célula lógica. B C A permanente O 0 Fusíveis intactos combinacional Z = (A+C)(B+D) por meio de unidades da seguinte célula lógica Coneão permanente Sem coneão O 1 O 2 O 3

32 DLP Eercícios. Implemente a máquina de estados seguinte por meio de unidades da célula FPGA apresentada 1/0 SA 0/0 SB 0/0 LUT D0 D1 Saída D Q 1 0 Y 1/1 Q CLK S

33 DLP Eercícios. Máquina de estados correspondente 0/0 Z 1/0 SA SB 0/0 X DQ Q 1/1 K Q CLK

34 DLP Conteto Todos presentes nas bibliografias

35 DLP Fim Obrigado