Arquitetura de Computadores Circuitos Combinacionais, Circuitos Sequênciais e Organização de Memória

Transcrição

1 Introdução Arquitetura de Computadores Circuitos Combinacionais, Circuitos Sequênciais e O Nível de lógica digital é o nível mais baixo da Arquitetura. Responsável pela interpretação de instruções do nível superior (Microarquitetura). Equivalência entre hardware e software: Funções desempenhadas pelo software podem migrar para o hardware e vice-versa. Constituído pelos circuitos lógicos digitais (hardware da máquina). Módulos Lógicos Digitais Básicos Os circuitos lógicos são construídos, de acordo com a Álgebra de Boole, a partir da combinação das portas lógicas básicas: AND, OR, NOT; Bem como das suas combinações: NAND, NOR, XOR. Módulos Lógicos Digitais Básicos Um único tipo de porta, NAND ou NOR, é suficiente para construir qualquer circuito lógico. Fisicamente, as portas são implementadas através de transistores integrados em pastilhas (chips) de silício. Na prática, poucos circuitos são construídos porta por porta, embora houve uma época em que isso era comum. Hoje em dia, os blocos de construção usuais são módulos que contêm várias portas. Circuitos Integrados Circuitos Integrados De acordo com a densidade de componentes, os chips são classificados em: Integração em Pequena Escala (SSI): de 1 a 10 portas lógicas. Integração em Média Escala (MSI): de 10 a 100 portas lógicas. Integração em Grande Escala (LSI): de 100 a portas lógicas. Integração em Escala Muito Grande (VLSI): acima de portas lógicas 1

2 Circuitos Combinacionais Muitas aplicações de lógica digital requerem um circuito com múltiplas entradas e múltiplas saídas, no qual as saídas são determinadas exclusivamente pelas entradas em questão. Esses circuitos são denominados circuitos combinacionais. Circuitos Combinacionais Alguns tipos de circuitos combinacionais: Decodificador Multiplexador Comparador Deslocador Somador Decodificador Entrada: código de n bits, C n-1,..., C 1, C 0. Uma palavra de código de entrada ativa apenas a linha de saída associada. Saídas: m = 2 n linhas de saída, S (2 n -1),..., S 1, S 0. Cada linha de saída é associada exclusivamente a uma palavra de código correspondente. Exemplo de aplicação: seleção de um dentre vários chips de memória. Decodificador Multiplexador Entradas: m = 2 n linhas de entrada, D n-1,..., D 1, D 0. Entradas de controle: código de n bits C n-1,..., C 1, C 0... seleciona uma das 2 n entradas. Saída: S: assume o estado lógico da entrada selecionada pelo código. Exemplo de aplicação: transferência de vários barramentos de entrada para um barramento de saída. Multiplexador 2

3 Comparador Comparador Entradas: duas palavras de n bits, A = A n-1,.., A 0 e B = B n-1,.., B 0. Saída: S = 1, se A = B, S = 0, caso contrário. Deslocador Deslocador Entrada: uma palavra de n bits, D = D n-1,.., D 0. Entrada de controle C: define direção de deslocamento. Exemplo:deslocamento à direita C = 1, deslocamento à esquerda C = 0. Saída: uma palavra S = S n-1,.., S 0 correspondente à palavra de entrada deslocada de um bit à esquerda ou à direita de acordo com C. Somador Somador Entradas: duas palavras de n bits, A = A n-1,.., A 0 e B = B n-1,.., B 0. Saída: uma palavra S = S n-1,.., S 0 = soma binária de A e B. Entrada auxiliar: Vem_1, proveniente de outro somador de ordem menos significativa. Saída auxiliar: Vai_1, para outro somador de ordem mais significativa. 3

4 ULA - Unidade Lógica Aritmética Exemplo de ULA Grande parte dos computadores contém um único circuito para efetuar AND, OR, negação e soma de duas palavras de máquina. No caso típico, um circuito para palavras de n bits é composto de n circuitos idênticos para as posições individuais de bits. Esse circuito é chamado de ULA Exemplo de ULA O canto inferior esquerdo do exemplo contém um decodificador de 2 bits para gerar sinais de habilitação (enable) para as quatro operações, com base nos sinais de controle F 0 e F 1. Dependendo dos valores de F 0 e F 1, uma das quatro linhas de habilitação é selecionada. Ativar essa linha permite que a saída para a função selecionada passe por ela até a porta OR final, para a saída. Exemplo de ULA O canto superior esquerdo contém a lógica para calcular A AND B, A OR B e B, mas no máximo um desses resultados é passado para a porta OR final. O canto direito inferior da ULA contém um somador completo para calcular a soma de A e B, incluindo manipulação de transporte. Exemplo de ULA Relógio Em muitos circuitos digitais, a ordem em que os eventos ocorrem é crítica. Às vezes um evento deve preceder um outro, as vezes dois eventos devem ocorrer simultaneamente. Para permitir que os projetistas consigam as relações de temporização requeridas, muitos cicuitos digitais usam relógios para providenciar sincronização. 4

5 Relógio É um circuito baseado em cristal, que gera trem de pulsos de frequência constante, para sincronizar os circuitos lógicos do computador. Desta forma garante-se a ordem de eventos, compensando atrasos diversos nas portas lógicas. 1 ciclo de relógio = 1 ciclo de máquina. Subciclos = temporização do ciclo de máquina. (Em máquinas microprogramadas, temporiza a microinstrução). Relógio O intervalo de tempo entre as arestas correspondentes de dois pulsos consecutivos é denominado tempo de ciclo de relógio. Em geral as freqüências de pulso estão entre 1 e 500 mhz, correspondendo a ciclos de relógio de nanossegundos a 2 nanossegundos. Para conseguir alta precisão, a frequência de relógio é controlada por um oscilador de cristal. Relógio Memória Um componente essencial de todo computador é sua memória. Sem memória não poderiam existir os computadores que conhecemos. A memória é usada para armazenar instruções a serem executadas e dados. Latch Dispositivo bi-estável. Unidade de armazenamento. Armazena um bit de informação. Sensível ao nível do relógio. Flip-flop Dispositivo bi-estável. Unidade de armazenamento. Armazena um bit de informação. Sensível à transição do relógio. 5

6 Registradores Registradores (flip-flop dual) Registrador de n bits é um conjunto de n latches ou flip-flops com linhas de controle comum (CK, CLR, PR, OE, etc). Armazena uma palavra de n bits. Número de pinos linearmente proporcional à capacidade de armazenamento n. Registradores (flip-flop octal) Para se construir memórias grandes é preciso ter uma organização diferente das que vimos até agora. É necessário poder endereçadar palavras individualmente. Uma memória de m x n bits é um conjunto de m registradores de n bits cada um, compartilhando linhas de dados e linhas de controle comuns. Capacidade de armazenamento = m x n bits = m x n/8 bytes. Cada registrador de n bits é denominado célula ou posição de memória. Numa referência à memória, apenas uma célula de m bits pode ser acessada. Células a serem referenciadas são selecionadas através de um código de k bits (endereço), A k-1,..., A 1, A 0. k = log 2 m O número de pinos do chip de memória cresce com o logaritmo da capacidade de armazenamento. Por uma questão de eficiência na representação binária do endereço, o número de células m é escolhido como uma potência inteira de 2. 6

7 Os pinos de um chip de memória podem ser classificados em três grandes grupos: Pinos de dados: D n-1,..., D 1, D 0. Permitem a transferência em paralelo de uma palavra de n bits de ou para uma célula. Pinos de endereços: A k-1,..., A 1, A 0. Permitem a seleção de uma única célula dentre as 2k disponíveis para referência. Pinos de controle: (Exemplo: CS, RD, OE, etc.). Comandam a transferência de dados. Memória de 4 palavras de 3 bits Via de dados: transferência de dados entre a memória e outros dispositivos. Entrada: D 2, D 1 e D 0. Saída: S 2, S 1 e S 0 (Tri-State). Via de Endereços: seleção de palavra a ser referenciada. A 1 e A 0 = (00,01,10,11) = (palavra 0,palavra 1,palavra 2,palavra 3). Memória de 4 palavras de 3 bits Via de Controle: habilita a referência à palavra endereçada. CS (Chip Select): 1 seleciona o chip para qualquer operação. 0 não seleciona o chip. RD (Read): 1 seleciona operação de leitura. 0 seleciona operação de escrita. OE (Output Enable): Habilita saída. Buffer não inversor tri-state permite desconectar logicamente a memória do barramento através de conexão de alta impedância. Escrita na Memória de 4 palavras de 3 bits Quando o chip é selecionado para uma escrita, a linha vertical rotulada CS.RD estará alta, habilitando uma das quatro portas de escrita, dependendo de qual linha de seleção de palavra esteja alta. A saída da porta de escrita comanda lodos os sinais CK para a palavra selecionada, carregando os dados de entrada nos flip-flops para aquela palavra. Uma escrita é efetuada somente se CS estiver alto e RD estiver baixo, e, ainda assim, somente a palavra selecionada por A o e A 1 é escrita, as outras palavras não são alteradas. 7

8 Leitura na Memória de 4 palavras de 3 bits A decodificação de endereço é a mesma que a da escrita, com a diferença que a linha CS.RD está baixa, desabilitando as portas de escrita. A linha de seleção de palavra que for escolhida habilita as portas AND vinculadas aos Q bits da palavra selecionada. A palavra selecionada entrega seus dados às portas OU de 4 entradas enquanto as outras palavras entregam zeros. Por conseqüência, a saída das portas OR são idênticas ao valor da palavra selecionada. Tipos de Memórias SRAM (Static Random Access Memory) DRAM (Dynamic Random Access Memory) DRAM FPM (DRAM Fast Page Mode) DRAM EDO (DRAM Extended Data Output) SDRAM (Synchronous DRAM) SDRAM DDR (Double Date Rate) ROM (Read Only Memory) PROM (Programmable ROM) EPROM (Erasable PROM) EEPROM (Electrically Erasable PROM) FLASH SRAM (Static Random Access Memory) Memória de Leitura/Escrita, volátil, apagada eletricamente. Baseada em flip-flops, que ocupam um espaço razoável no chip. Mantém o conteúdo indefinidamente desde que a alimentação elétrica seja mantida. Muito rápidas (nanossegundos), usadas em memória Cache. DRAM (Dynamic Random Access Memory) Memória de Leitura/Escrita, volátil, apagada eletricamente. Baseadas em capacitores, que ocupam pouco espaço no chip, garantindo uma alta densidade de bits/cm2 a baixo custo. Necessitam restaurar periodicamente o conteúdo (refresh). Lentas (dezenas de nanossegundos). Aplicação típica: memória principal. DRAM FPM (DRAM Fast Page Mode) Memória DRAM organizada como uma matriz de bits. Endereçada em duas etapa: por linha (RAS - Row Address Strobe) e por coluna (CAS - Column Address Strobe). Mais lentas. DRAM EDO (DRAM Extended Data Output) Construída dentro dos princípios do pipeline. Permite começar uma referência antes do fim da referência anterior. Melhora a banda passante (bits/s) da memória. 8

9 SDRAM (Synchronous DRAM) É uma híbrida de RAM estática e dinâmica, comandada pelo relógio do sistema principal. A grande vantagem é que o relógio elimina a necessidade de sinais de controle para informar ao chip de memória quando responder. Em vez disso a CPU informa à memória por quantos ciclos ela deve funcionar e então a inicia. Em cada ciclo subseqüente a memória entrega 4, 8 ou 16 bits dependendo da quantidade de linhas de saída SDRAM DDR (Double Date Rate) Chip de memória produz saída na borda ascendente e descendente do relógio, dobrando a taxa de dados. Um chip DDR de 8 bits de largura funcionando a 200 MHz entrega dois valores de 8 bits 200 milhões de vezes por segundo, o que dá uma taxa de saída de 3.2 Gbps. 9