Dispositivos Lógicos Programáveis

Transcrição

1 Dispositivos Lógicos Programáveis Maio de 2006

2 Dispositivos Lógicos Programáveis Mário P Véstias Instituto Superior de Engenharia de Lisboa - ISEL ii

3 ÍNDICE 1 Introdução 1 11 Tipos de dispositivos lógicos programáveis 6 2 OM Estrutura interna da OM Implementação de funções lógicas com OM 14 3 OM Programável OM comerciais 20 4 Dispositivo PLA Implementação de funções lógicas com PLA PLA comerciais 25 5 Dispositivo PAL Implementação de funções lógicas com PAL PAL comerciais Arquitectura da PAL combinatória 16L Arquitectura de PAL sequencial PAL Arquitectura de PAL sequencial ATF22V Arquitectura de PAL sequencial ATF750C/CL Configuração das PAL com a linguagem CUPL Configuração da PAL ATF22V10 usando CUPL Configuração da PAL ATF750C/CL usando CUPL 48 6 Dispositivo CPLD CPLD Comerciais Família Xilin XC Dispositivo FPGA FPGA Comerciais Família Xilin Spartan-II 58 8 Bibliografia 62 iii

4 iv

5 1 Introdução A invenção da tecnologia de circuito integrado permitiu fabricar circuitos completos formados por resistências, condensadores e transístores num único integrado Desde o aparecimento do primeiro circuito integrado comercial a meio da década 1960, tem-se verificado o aumento constante da capacidade de integração de elementos eléctricos num único circuito integrado acompanhado da redução dos custos de fabrico Actualmente, é possível integrar aproimadamente 500 milhões de transístores num único circuito integrado Esta evolução foi prevista e modelada pelo fundador da Intel, Gordon Moore, no que ficou conhecido pela lei de Moore segundo a qual o número de transístores por unidade de área num circuito integrado duplica a cada 18 meses, enquanto os custos permanecem constantes (ver figura 1) Moore (21 meses) Itanium 2 Pentium 4 Pentium III Pentium II Transístores i386 i486 Pentium moore Ano Figura 1 Evolução da capacidade de integração de um circuito integrado 1 O mesmo princípio aplica-se a outros elementos de tecnologia, como a capacidade de armazenamento dos chips de memória e dos discos rígidos, a taa de transmissão das comunicações via Internet, etc Dispositivos Lógicos Programáveis 1

6 Espantosamente, tem-se verificado que a capacidade de integração tem duplicado a cada aproimadamente 21 meses, muito próimo do valor previsto por Moore! O circuito integrado tem sido utilizado com grande sucesso na implementação de circuitos e de sistemas digitais de aplicação genérica (eg, microprocessadores, microcontroladores, memórias) e de circuitos de aplicação específica (ASIC Application Specific Integrated Circuit) O ASIC geralmente reduz o custo de fabrico de um produto, comparativamente a um circuito de aplicação genérica, já que reduz o número de elementos lógicos do integrado, o tamanho físico, o consumo de potência e melhora o desempenho Actualmente, os meios para projecto e para implementação de integrados de aplicação específica estão bastante mais acessíveis No entanto, na fase de implementação, o projectista é confrontado com os custos de fabrico que se encontram resumidos no custo NE (Nonecurring Engineering) O NE inclui o pagamento dos serviços do fabricante de circuitos integrados para projecto da estrutura interna do integrado, da criação de máscaras de fabrico, do desenvolvimento de testes e do fabrico dos primeiros circuitos de teste (fabrico full-custom) O custo NE de um ASIC de média compleidade com cerca de portas lógicas pode chegar aos 20 K Este custo eleva-se para valores superiores a 1M quando se pretende uma maior integração que eija tecnologias mais recentes Facilmente se conclui que o projecto de um circuito deste tipo só é comercialmente viável se tiver um volume de vendas suficientemente elevado para compensar o custo NE Com o objectivo de reduzir o custo NE, os fabricantes desenvolveram bibliotecas de células lógicas típicas, como descodificadores, registos, contadores, memórias, processadores, etc A utilização destas células durante o projecto do circuito reduz o trabalho do fabricante na geração das máscaras de fabrico e, consequentemente, o custo NE Consegue-se, deste modo, reduzir o custo final do projecto em quase 50% No entanto, apesar desta redução, os custos continuam altos para muitas das aplicações Consequentemente, os fabricantes criaram o conceito de matriz de portas Uma matriz de portas é um circuito integrado formado por uma estrutura interna regular de portas independentes O projectista que pretenda implementar circuitos sobre esta estrutura terá de especificar o tipo de portas lógicas e a interligação entre portas Dispositivos Lógicos Programáveis 2

7 Tipicamente, o projecto será feito com base em células ou macrocélulas desenhadas sobre a matriz de portas (fabrico semi-custom) Com esta abordagem, o fabricante reduz os custos finais do projecto para valores a rondar um terço dos verificados na primeira abordagem de fabrico e ainda consegue reduzir os tempos de projecto A principal desvantagem do processo semi-custom é que a disposição prévia das células não permite obter uma solução tão optimizada quanto a que seria obtida sem restrições de colocação, como acontece no fabrico full-custom, levando a que o circuito seja maior e consequente mais dispendioso 11 Dispositivos lógicos programáveis Com os métodos de fabrico de ASIC descritos, uma vez fabricado o circuito integrado, a função para que foi projectado não pode ser alterada (circuito hardwired) Se for necessário alterar a função, terá de se recomeçar todo o processo de projecto incluindo o fabrico de um novo integrado Face a esta rigidez de projecto, surgiu, paralelamente à solução de integração hardwired, uma abordagem de projecto de circuitos e de sistemas integrados baseada em dispositivos integrados programáveis Um integrado programável consiste numa matriz de células lógicas cujas funções, juntamente com as interligações entre células, são programáveis pelo utilizador As células pode ser portas lógicas simples ou elementos lógicos com funções mais compleas geralmente designadas macro-células A implementação de um circuito sobre estes dispositivos configuráveis consiste na programação das células e das interligações entre células Desde o aparecimento do conceito de chip programável que têm sido propostas várias arquitecturas programáveis fazendo variar o tipo e o número de células programáveis, bem como o tipo e a quantidade de interligações Genericamente, todos estes dispositivos são designados dispositivos lógicos programáveis (DPL) De entre os vários tipos de DPL, o presente documento aborda os mais conhecidos e utilizados, nomeadamente a OM (ead-only Memory), a PLA (Programmable Logic Array), a PAL (Programmable Array Logic), o CPLD (Comple Programmable Logic Devices) e a FPGA (Field-Programmable Gate Array) O projecto de circuitos e sistemas com base em dispositivos lógicos programáveis apresenta diversas vantagens comparativamente a um projecto hardwired Uma das Dispositivos Lógicos Programáveis 3

8 vantagens está associada ao facto de os projectos baseados em DPL não terem custos NE, uma vez que não é necessário pagar a um fabricante de circuitos integrados, ecepto o custo da compra do próprio dispositivo programável No entanto, apesar de ter custos NE nulos, verifica-se que o custo por unidade de volume cresce mais rapidamente que no caso dos dispositivos hardwired (ver eemplo para uma FPGA na figura 2) NE + Custo acumulado das unidades FPGA 25u FPGA 15u ASIC 15u ASIC 25u Ponto crítico de rentabilidade Volume de unidades Figura 2 Custos de fabrico das tecnologias hardwired e FPGA Pelo gráfico da figura, verifica-se que o custo total dos dispositivos programáveis começam mais baios que os dispositivos hardwired, mas aumentam mais rapidamente Isto significa que deiam de ser rentáveis para um volume de produção superior aos correspondentes aos pontos de cruzamento das duas curvas (pontos críticos de rentabilidade) O número de unidades associado ao ponto crítico de rentabilidade aumenta com as novas tecnologias, ou seja, a tecnologia de dispositivos programáveis torna-se mais rentável com o avanço das tecnologias Uma outra vantagem dos dispositivos lógicos programáveis é o terem um tempo de projecto mais reduzido, uma vez que não necessitam da fase de fabrico e, além disso, uma nova iteração de projecto é bastante menos demorada que no caso dos circuitos hardwired Este aspecto é bastante importante quando temos em linha de conta que o tempo de mercado, ou seja, o tempo disponível para colocar um produto no mercado a partir do momento em que surge o conceito, tem vindo a sofrer uma redução considerável devido à curva de mercado dos produtos (ver tabela 1) Dispositivos Lógicos Programáveis 4

9 Produto # anos para vender 10 6 unidades TV preto e Branco 17 TV cores 10 PC 6 DVD 1 Tabela 1 Evolução do número de anos para vender um milhão de unidades Pela tabela, verifica-se que o período de tempo necessário à venda de um milhão de unidades de um determinado produto tem vindo constantemente a reduzir, tendo já atingido a meta de um milhão de unidades no primeiro ano Desta forma, do ponto de vista do projecto, o tempo que o produto demora a ser lançado no mercado não pode ultrapassar os 4 a 6 meses Os dispositivos lógicos também são claramente mais fleíveis, ou seja, o esforço, o tempo e os custos necessários à alteração de um projecto baseado em dispositivos lógicos programáveis são inferiores aos verificados com circuitos hardwired As vantagens são tanto maiores quanto maior for o retrocesso de projecto Por eemplo, se as alterações tiverem de ser feitas após o fabrico do integrado com tecnologia hardwired, os custos são bastante elevados Em muitos casos, este retrocesso inviabiliza todo o projecto Por fim, apontamos uma outra vantagem associada à facilidade de uso dos dispositivos lógicos programáveis As ferramentas e as tecnologias necessárias ao projecto de circuitos e sistemas integrados baseados em tecnologia programável são bastante acessíveis a custos reduzidos Produzir um circuito integrado para um fim específico deiou de ser um privilégio para um número reduzido de organizações e passou a constituir um meio dinamizador do projecto de sistemas digitais ao alcance de sectores empresariais de pequena dimensão e até de particulares Como contraponto a todas estas vantagens, há um conjunto de desvantagens que pesam na escolha da tecnologia a usar num determinado projecto Uma das desvantagens está relacionada com o facto do custo por unidade de volume ser superior ao da tecnologia hardwired a partir do ponto crítico de rentabilidade Desta forma, para um volume de produção superior ao correspondente ao ponto crítico, o uso de tecnologia programável deia de ser vantajoso Nesta situação, é necessário recorrer aos Dispositivos Lógicos Programáveis 5

10 serviços de um fabricante de circuitos integrados para conseguir o melhor rendimento do produto Além disso, um circuito baseado em circuitos programáveis tem um desempenho pior e um maior consumo de potência, uma vez que, nos circuitos programáveis, os elementos necessários à reprogramação introduzem atrasos nos caminhos críticos e consomem potência Além disso, o facto de a reprogramação se fazer sobre estruturas regulares pré-definidas conduz a que a solução final não esteja tão optimizada quanto a obtida com tecnologia hardwired Uma última desvantagem que vale a pena referir é de que a função do DPL é volátil, ou seja, após ser alimentado só funcionará correctamente depois de ser programado com a funcionalidade desejada Esta característica implica a necessidade de uma memória para armazenar o ficheiro de configuração do dispositivo e uma fase inicial de programação antes de entrar em funcionamento 12 Tipos de dispositivos lógicos programáveis Os circuitos integrados podem ser classificados de acordo com a tecnologia de fabrico (ver figura 3) Aplicação Específica Aplicação Genérica Full-custom Semi-custom Feito à mão Biblioteca de células Mask programmable Field programmable Matriz portas OM POM EPOM EEPOM PLA PAL CPLD FPGA Figura 3 Classificação das tecnologias de circuito integrado Dispositivos Lógicos Programáveis 6

11 Considerando apenas o grupo dos circuitos ASIC, eistem os circuitos full-custom, em que é projectada e desenhada toda a estrutura interna do integrado de raiz ou baseada em bibliotecas de células, e os circuitos semi-custom, em que o desenho do circuito integrado é feito sobre uma estrutura regular de células lógicas pré-definidas e já implantadas no circuito integrado No grupo dos circuitos semi-custom, identificam-se dois tipos de dispositivos lógicos: máscara programável (ou especificado pelo utilizador) e programável no campo (ou programável pelo utilizador) Num projecto implementado sobre um dispositivo de máscara programável, o utilizador envia ao fabricante um ficheiro com informação de quais as interligações entre elementos lógicos que fazem parte do circuito Com base nesta informação, o fabricante realiza as ligações lógicas usando um processo de programação de máscara, daí o nome usado na designação deste tipo de dispositivos Apesar de a sua estrutura regular permitir acelerar o processo de produção, não deia de ser um processo que requer algumas semanas até estar concluído O eemplo mais comum e mais conhecido de um circuito de máscara programável é uma memória OM O dispositivo programável no campo permite ao utilizador programar o seu próprio dispositivo de forma bastante mais rápida que o anterior Basicamente, a programação deste tipo de dispositivos faz-se através da aplicação de tensões ou correntes a determinados pinos do dispositivo de acordo com uma sequência especificada pelo fabricante do dispositivo Dependendo do dispositivo, este processo pode necessitar de um dispositivo adicional, designado programador, que se liga a um computador de onde recebe comandos de programação Eistem vários tipos de dispositivos programáveis no campo de acordo com o tipo de células lógicas utilizadas na estrutura regular do circuito, com o tipo de interligações entre células lógicas e com o modo como são programadas elativamente às interligações, consideram-se os dispositivos em que inicialmente não eistem quaisquer ligações entre os elementos lógicos e os em que inicialmente eistem todas as ligações disponíveis entre as células No primeiro caso, as ligações são adicionadas de acordo com as necessidades de interligação do circuito a implementar No caso dos dispositivos inicialmente com ligações, são removidas as interligações que não forem necessárias O método mais utilizado para adicionar ligações consiste em colocar transístores com a função de interruptores entre dois elementos lógicos No caso de se querer Dispositivos Lógicos Programáveis 7

12 estabelecer a ligação, basta activar o transístor Caso contrário, mantém-se o transístor cortado para que não haja passagem de corrente A programação das interligações pode ser mantida numa memória AM cuja saída estabelece o estado dos transístores Um dos dispositivos programáveis mais conhecidos que utiliza esta técnica é a FPGA (Field Programmable Gate Array) Nos dispositivos que iniciam com um vasto conjunto de interligações já estabelecidas, a programação consiste na remoção das interligações desnecessárias Nestes casos, as ligações são realizadas usando condutores de metal designados ligações fusíveis Uma ligação fusível está preparada para conduzir as correntes usadas durante o funcionamento normal do circuito No entanto, quando sujeitas a correntes elevadas, o fusível evapora-se devido ao aumento de temperatura Para configurar as interligações necessárias, o programador acede sequencialmente a cada uma das ligações programáveis que pretende remover através de um conjunto de linhas de endereçamento e depois aplica uma tensão elevada, na ordem dos 10 a 30 V, usando um pino especial de entrada do integrado Este tipo de dispositivo é geralmente identificado com a designação POM (Programmable ead-only Memory) Na tecnologia POM, o processo de remoção de ligações é irreversível, ou seja, não é reprogramável Para fleibilizar o processo de projecto com a possibilidade de reprogramar o dispositivo, surgiram outras tecnologias em que é possível repor todas as ligações para serem de novo removidas selectivamente de acordo com a programação pretendida Este tipo de dispositivo é designado EPOM (Erasable Programmable ead-only Memory) Na EPOM, a reposição do estado inicial das ligações é feita com a eposição a raios ultravioletas A tecnologia de interligação utilizada já não é a ligação fusível, mas antes uma tecnologia diferente designada floating-gate MOS Neste tipo de tecnologia, o transístor contém duas portas A porta adicional, designada porta flutuante, está rodeada de um material isolante e colocada entre a porta normal e o substrato uando se pretende remover a ligação, aplica-se uma tensão elevada sobre a porta flutuante que quebra o isolamento e permite a acumulação de uma carga negativa na porta flutuante Esta carga negativa impede que o transístor passe ao estado activo (não há ligação) Para repor o transístor no estado inicial (há ligação), basta epor a porta a luz ultravioleta, a qual torna o material isolante ligeiramente condutor, libertando a carga negativa Dispositivos Lógicos Programáveis 8

13 A desvantagem desta tecnologia está na necessidade de utilização de um programador próprio com geração de luz ultravioleta Para evitar este aparato, surgiu um outro tipo de dispositivo designado EEPOM (Electrically Erasable Programmable ead-only Memory) em que a reposição do estado inicial é feita electricamente A tecnologia é similar, mas desta vez o material isolante da porta flutuante é mais fino e, como tal, o estado pode ser reposto com a aplicação de uma tensão com polaridade inversa à carga negativa guardada Os dispositivos OM, POM, EPOM e EEPOM são maioritariamente usados como elementos de memória não volátil Actualmente, os dispositivos EEPOM são bastante utilizados devido às suas características de reprogramação eléctrica e são geralmente designados flash EPOM ou memória flash No entanto, também podem ser usados para implementar funções lógicas, como veremos mais à frente, pelo que surgem na nossa classificação de dispositivos programáveis para implementação de circuitos e sistemas integrados Apesar desta funcionalidade, também iremos concluir que este método de implementação de funções lógicas é pouco eficiente na maioria dos casos Neste sentido, surgiram tecnologias de DPL dedicadas à implementação de funções lógicas digitais, nomeadamente as PLA (Programmable Logic Array), as PAL (Programmable Array Logic), os CPLD (Comple Programmable Logic Device) e as FPGA (Field Programmable Gate Array) Os dispositivos PLA foram os primeiros a surgir no mercado, sendo formados por uma estrutura lógica de dois níveis com portas AND e O para implementação de funções na forma AND-O e com ligações programáveis Ao permitir implementar funções na forma standard AND-O, a PLA pode ser usada para implementar funções genéricas com uma compleidade limitada pelo número de entradas das portas lógicas e pelo número de portas lógicas do dispositivo Apesar do sucesso das PLA, cedo se concluiu que era possível reduzir os custos e aumentar a capacidade lógica original com uma escolha mais cuidada do conjunto de ligações programáveis Surgiu, desta forma, o dispositivo PAL (uma marca registada da AMD Advanced Micro Devices, Inc) As PAL baseiam-se no mesmo princípio de implementação da forma AND-O No entanto, fiam a estrutura O, pois consideram que a fleibilidade de programação associada a esta estrutura não traz grandes benefícios à capacidade de produção de funções lógicas Dispositivos Lógicos Programáveis 9

14 Com o aumento da capacidade de integração, surgiu a possibilidade de fabricar dispositivos programáveis com maior capacidade No entanto, por razões técnicas que discutiremos mais à frente, a estrutura AND-O não é escalável para as dimensões dos novos integrados Surgiram, assim, outras arquitecturas de dispositivos programáveis, nomeadamente o CPLD e a FPGA O CPLD é basicamente formado por múltiplos blocos lógicos com a estrutura da PLA ou da PAL que podem ser interligados entre si A FPGA optou por uma arquitectura com um maior número de blocos lógicos, mas mais pequenos, e uma estrutura de interligação distribuída ao longo do integrado A estrutura de cada um dos blocos lógicos depende do tipo de FPGA, mas é formada basicamente por LUT (look-up table), para implementação de funções lógicas, flip-flops e multipleers para estabelecer ligações internas ao bloco lógico Nas secções seguintes, ir-se-á descrever com mais detalhe as arquitecturas dos dispositivos programáveis, de que forma podem ser programados e como podem ser usados na implementação de funções lógicas Os dispositivos abordados são a OM, a OM programável, a PLA, a PAL, o CPLD e a FPGA Dispositivos Lógicos Programáveis 10

15 2 OM Uma OM é a implementação de uma tabela com n entradas e m saídas (ver figura 4) OM 2 n m Entradas A 0 A 1 A n-2 A n-1 A n-2 A 1 A 0 D m-1 D m-2 D 1 D D 0 D 1 D m-2 Saídas A n-1 D m-1 Figura 4 Diagrama de blocos de uma OM com n entradas e m saídas Para cada uma das 2 n combinações de entrada, a OM coloca à saída uma palavra de m bits, de acordo com a tabela inicialmente programada Por eemplo, para implementar uma tabela com oito linhas e 2 colunas (ver tabela 2), ter-se-ia de utilizar uma OM de ou maior A2 A1 A0 D1 D Tabela 2 Eemplo de uma tabela de verdade para ser implementada em OM Desta forma, uma OM pode ser vista como um circuito combinatório que implementa uma função lógica de n entradas e m saídas cuja tabela de verdade corresponde à tabela armazenada na OM Por outro lado, uma vez que a OM armazena o conteúdo de uma tabela de verdade, também pode ser vista como um dispositivo que armazena informação, ou seja, como um elemento de memória Adicionalmente, uma vez que não perde a informação armazenada mesmo que deie de ser alimentada, é designada memória não volátil No eemplo da tabela 2, a OM tem Dispositivos Lógicos Programáveis 11

16 armazenada as linhas da tabela em posições definidas pelas entradas A2, A1, A0 (zona da tabela a cinzento) NOTA: O nome geralmente utilizado para identificar as entradas e as saídas da OM estão associados ao facto de ser identificada como um dispositivo de memória As entradas são identificadas como endereços (Address) que identificam univocamente uma posição de memória onde se encontra a palavra a ser colocada nas saídas de dados (Data) A OM é usada principalmente como dispositivo de memória No entanto, também é bastante usada na implementação de funções lógicas sempre que seja economicamente vantajosa quando comparada com outras soluções de implementação de funções lógicas Por eemplo, na implementação de funções de conversão de códigos (eg, para ecrãs alfanuméricos), funções trignométricas, gerador de funções, etc 21 Estrutura interna da OM Os mecanismos usados para armazenar informação numa OM variam com a tecnologia usada (ver figura 5) Vcc Vcc X 0 X 0 X 1 X 1 X 2 X 2 X3 X 3 D0 D1 D2 D 0 D 1 D 2 a) b) Figura 5 Implementação de um OM 4 3; a) com díodos, b) com transístores MOS Dispositivos Lógicos Programáveis 12

17 Na figura 5a, temos a implementação de uma OM com tecnologia baseada em díodos com capacidade de armazenamento de quatro palavras (quatro linhas, X 0, X 1, X 2, X 3 ) com 3-bits cada (três colunas, D 0, D 1, D 2 ) A eistência de um díodo é equivalente ao armazenamento de um bit Em cada momento só é possível ler uma das palavras colocando a linha respectiva ao nível lógico 0 (0 Volt), pelo que as restantes linhas terão de ser colocadas ao nível lógico 1 (5 Volt) Consideremos, como eemplo, que pretendemos ler a palavra guardada na posição X 1 (110) Começamos por colocar o valor lógico 1011 nas linhas X 0 X 1 X 2 X 3, respectivamente Desta forma, todos os díodos com o cátodo ligado às linhas X com valor lógico 1 estão no estado cortado Por outro lado, todos os díodos com o cátodo ligado à linha seleccionada, X 1, ficam no estado activo Consequentemente, a eistência de um díodo ligado à linha activa força a coluna ligada ao seu ânodo a aproimadamente 0 V, uma vez que os restantes díodos ligados a esta coluna estão cortados A não eistência de um díodo entre a linha seleccionada e uma determinada coluna leva a que apareçam aproimadamente 5V (valor lógico 1) na coluna respectiva devido à resistência de pull-up Os valores das colunas são depois invertidos para que a saída surja em lógica positiva No eemplo da figura, teríamos o valor 110 nas saídas D As OM do tipo MOS usam transístores em vez de díodos Neste caso, as linhas são activas a HIGH, ou seja, a selecção de uma linha é feita com o valor lógico 1 Numa linha activa, todos os transístores com a porta ligada a essa linha ficam no estado on, forçando o valor lógico 0 na coluna ligada ao dreno destes transístores Os transístores com a porta ligada às linhas não seleccionadas ficam no estado cortado Também nesta configuração, uma coluna com todos os transístores no estado cortado é forçada ao valor lógico 1 através de uma resistência de pull-up implementada com um transístor MOS NOTA: Sempre que não for relevante a identificação do componente usado nas ligações, este é representado por uma cruz na intersecção respectiva Assim, é usada uma cruz sempre que se pretende armazenar um bit a 1 Caso contrário, é armazenado um bit a 0 A utilização correcta da matriz de armazenamento da OM implica que apenas uma das linhas está activa em cada momento Para garantir este comportamento, usa-se um Dispositivos Lógicos Programáveis 13

18 descodificador para gerar os sinais de activação das linhas em função dos bits de entrada (entradas de endereço) que identificam o código da linha respectiva (ver figura 6) Dec 24 0 X0 A X 1 A X 2 3 X 3 D 0 D 1 D 2 Figura 6 Descodificação das linhas da OM Por eemplo, para seleccionar os dados da linha 1, aplica-se o valor binário 01 nas entradas de endereço A 1,A 0 Por sua vez, o descodificador gera o valor binário 0100 que activa apenas a linha 1 No caso de uma OM implementada com díodos, o descodificador tem as saídas activas a LOW, já que a linha é activa a LOW 22 Implementação de funções lógicas com OM No início da secção, concluiu-se que uma OM 2 n m pode ser usada para implementar m funções lógicas de n, uma vez que permite armazenar tabelas de verdade (n m) correspondentes a funções lógicas Pode-se chegar à mesma conclusão através de uma análise mais cuidada à estrutura da OM, que permite concluir que se trata de uma implementação na forma AND-O de todas as m funções de saída (ver figura 7) Dispositivos Lógicos Programáveis 14

19 Dec 24 0 X 0 X 0 A X 1 A 0 X1 A X 2 A1 X 2 3 X 3 X 3 D 0 D0 D1 D 1 D 2 D2 Figura 7 epresentação lógica da funcionalidade de uma OM O descodificador da OM gera os 2 n mintermos correspondentes às n entradas de endereços Por outro lado, uma saída toma o valor lógico 1 sempre que a linha activa tem um transístor ligado à coluna respectiva, ou seja, o mintermo associado à linha activa faz parte da função A função de saída é assim o O de todos os mintermos ligados à coluna respectiva Desta forma, a implementação de cada uma das saídas da OM pode ser modelada por uma estrutura AND-O Um leitor mais atento também pode verificar que uma OM é representável com um descodificador seguido de um codificador, cuja implementação corresponde a uma estrutura AND-O No eemplo da figura 7, as funções lógicas de saída são dadas por: D 0 = A1 A 0 + A1 A 0 D 1 = A1 A 0 + A1 A 0 + A1 A 0 D 2 = A1 A 0 + A1 A 0 Para eemplificar o processo de implementação de funções com OM, vamos considerar duas funções combinatórias bem conhecidas: conversão de código binário puro de 4 bits para código reflectido: (G 3, G 2, G 1, G 0 ) = gray(i 3, I 2, I 1, I 0 ) Dispositivos Lógicos Programáveis 15

20 e multiplicação de dois números binários de dois bits cada (M 3, M 2, M 1, M 0 ) = (I 3, I 2 ) (I 1, I 0 ) Vamos iniciar o projecto das duas funções com a especificação das suas tabelas de verdade (ver tabela 3) I3 I2 I1 I0 G3 G2 G1 G0 M3 M2 M1 M Tabela 3 Tabelas de verdade das funções de conversão e multiplicação As funções de saída na forma AND-O são: G3 = I3; G2 = I3 I2 + I3 I2 ; G1 = I2 I1 + I2 I1 ; G0 = I1 I0 + I1 I0 ; M3 = I3 I2 I1 I0; M2 = I3 I2 I1 + I3 I1 I0 ; M1 = I3 I1 I0 + I3 I2 I0 + I3 I1 I0 + I2 I1 I0 ; M0 = I2 I0 ; Para implementar as duas funções são necessárias duas OM de 2 4 4, uma vez que se tratam de funções de 4 entradas e 4 saídas (ver figura 8) Dispositivos Lógicos Programáveis 16

21 OM OM I0 A0 D0 G0 I0 A0 D0 M0 I1 A1 D1 G1 I1 A1 D1 M1 I2 A2 D2 G2 I2 A2 D2 M2 I3 A3 D3 G3 I3 A3 D3 M3 Figura 8 Diagrama de blocos da implementação das duas funções com OM O conteúdo de cada uma das AM pode ser obtido directamente das tabelas de verdade (zonas a cinzento) ou através das funções de saída na forma AND-O com a identificação dos mintermos activos (ver implementação da função de multiplicação na figura 9) I0 I1 I2 I3 Dec M0 M1 M2 M3 Figura 9 epresentação lógica da funcionalidade de uma OM O projecto terá agora de ser enviado para fabrico Para tal, além do tamanho da OM, é necessário enviar um ficheiro de dados com a especificação do conteúdo da OM Este ficheiro é geralmente especificado como uma lista de endereços (combinações de entrada) e respectivos conteúdos em headecimal (ver tabela 4) Dispositivos Lógicos Programáveis 17

22 Conversão código reflectido 00: C D F E A B 9 8 Multiplicador de 2 bits 00: Tabela 4 Especificação do conteúdo das OM para as duas funções do eemplo Os ficheiros de teto para o nosso projecto são pequenos, uma vez que se tratam de funções com apenas 16 combinações de entrada A especificação é feita por linhas, em que cada linha n especifica o conteúdo das posições no intervalo [n 16, (n + 1) 16 1] Dispositivos Lógicos Programáveis 18

23 3 OM Programável Numa OM não programável pelo utilizador, o fabricante coloca um elemento activo numa intersecção de linha e coluna sempre que pretende armazenar o bit 1 e omite o elemento quando pretende guardar o bit 0 Numa OM programável (POM), o fabricante coloca um elemento activo em todas as intersecções de linhas e colunas Adicionalmente, adiciona um fusível em série com cada um dos elementos activos da POM Depois, o utilizador queima os fusíveis de acordo com os dados que pretende armazenar, deiando fusíveis intactos apenas nos pontos em que pretende manter o elemento activo, ou seja, guardar o bit 1 Nas OM programáveis do tipo EPOM e EEPOM, não são usados fusíveis, mas antes elementos activos com porta flutuante Mais uma vez, o fabricante coloca dispositivos em todas as intersecções, deiando ao cuidado do utilizador a programação de cada um dos transístores de acordo com os bits que pretende armazenar Caso se optasse por usar uma EPOM para implementar a função de multiplicação do eemplo anterior, teria de se determinar todos os pontos em que se mantêm as ligações dos elementos activos e retirar todos os outros, ou seja, colocá-los no estado cortado (ver figura 10) I 0 I 1 I 2 I 3 Dec I0 I1 I2 I3 Dec M 0 M 1 M 2 M 3 M 0 M 1 M 2 M 3 Figura 10 Implementação da função de multiplicação de 2-bits com uma POM No eemplo, as cruzes nas intersecções representam um elemento activo em série com um fusível ou um transístor com porta flutuante Dispositivos Lógicos Programáveis 19

24 31 OM comerciais Os fabricantes disponibilizam OM programáveis com configurações standard, tais como 4K 4 bits, 4K 8 bits, 2K 8 bits, etc Alguns dos eemplos mais comuns de OM programáveis comerciais são as EPOM 2716 (2K 8 = 16Kbits), 2764 (8K 8 = 64Kbits), (16K 8 = 128Kbits), (32K 8 = 256Kbits) e as EEPOM 2816 (2K 8), etc Para além dos sinais de endereço e de dados, as OM contêm ainda uma entrada CS (Chip Select), para controlar o estado de actividade da OM, e uma entrada de OE (Output Enable), para controlar o estado das saídas de dados, activo ou em alta impedância No caso de dispositivos POM, EPOM ou EEPOM, os pinos de dados são bidireccionais para permitir a escrita de dados usando os mesmos pinos de leitura de dados Eiste no mercado OM programáveis com muito maior capacidade de armazenamento e com palavras maiores, 32 ou 64 bits Por eemplo, já é possível encontrar memórias flash com 1GByte Dispositivos Lógicos Programáveis 20

25 4 Dispositivo PLA Um dispositivo PLA assenta num conceito similar ao da OM com uma estrutura funcional AND-O A diferença é que a PLA não permite gerar todos os mintermos de uma só vez, ou seja, para n entradas, o número de mintermos disponíveis em cada momento é inferior a 2 n Por eemplo, uma OM com 8 entradas e 8 saídas é uma OM com bits, ou seja, consegue armazenar 256 palavras de oito bits cada Uma PLA com o mesmo número de entradas e de saídas tem uma capacidade de armazenamento muito inferior à da OM (eg, um décimo da capacidade) Consequentemente, quando se pretende um dispositivo para armazenar informação, a OM é a melhor opção Por outro lado, se o objectivo é implementar funções, a utilização de OM é bastante ineficiente, pois grande parte das localizações de memória da OM não são utilizadas, ou seja, não são necessários todos os mintermos Para este objectivo, a PLA apresenta-se como uma solução de implementação mais eficiente A arquitectura da PLA tem número limitado de portas AND em substituição do descodificador da OM, que implementa todos os mintermos Devido ao número limitado de portas AND, e para que se consiga gerar qualquer mintermo, as ligações às portas AND passam a ser programáveis Assim, a programação da PLA eige não só a configuração das ligações às portas O - matriz de saída - mas também a configuração das ligações às portas AND - matriz de entrada (ver figura 11) Matriz de entrada I1 I 2 In M termos O 1 O2 Matriz de saída O p Figura 11 Arquitectura da PLA Dispositivos Lógicos Programáveis 21

26 A estrutura da PLA da figura 11 indica todas as ligações programáveis da PLA com uma cruz O dispositivo é designado de acordo com o número de entradas, de saídas e de termos de produto De acordo com a figura, a PLA seria designada N M P Uma PAL com estas características só implementa no máimo P funções, em que cada função pode ter no máimo N entradas e no conjunto de todas as funções só são necessários no máimo M termos de produto diferentes As entradas estão ligadas a um buffer que gera a versão complementada e não complementada dos sinais de entrada O dispositivo tem ainda a capacidade de complementar ou não a função à saída das portas O Para tal, usa portas XO com uma das entradas configurável NOTA: Numa porta XO, quando se liga uma das entradas ao nível lógico 0, a saída é toma o valor da outra entrada Se, pelo contrário, ligarmos uma das entradas ao nível lógico 1, a saída é igual ao complemento do valor presente na outra entrada 41 Implementação de funções lógicas com PLA O processo de implementação de funções lógicas em dispositivos PLA começa com a representação das funções a implementar na forma AND-O Por eemplo, para implementar o multiplicador de dois bits do eemplo anterior, temos as quatro funções lógicas, M3, M2, M1, M0, de quatro variáveis, I3, I2, I1, I0: M3 = I3 I2 I1 I0 ; M2 = I3 I2 I1+ I3 I1 I0 ; M1 = I3 I1 I0 + I3 I2 I0 + I3 I1 I0 + I2 I1 I0 ; M0 = I2 I0 ; Uma análise directa das funções lógicas permite concluir que são necessários oito termos de produto para implementar o conjunto de funções, nomeadamente: ( I2 I0, I3 I1 I0,I3 I2 I0,I3 I1 I0,I2 I1 I0, I3 I2 I1,I3 I1 I0, I3 I2 I1 I0 ) Dispositivos Lógicos Programáveis 22

27 Assim, é necessária uma PLA com pelo menos 4 entradas, 4 saídas e 8 termos de produto: PLA (ver figura 12) I 0 I1 I 2 I 3 M 0 M 1 M2 M 3 Figura 12 Implementação do multiplicador de dois bits com uma PLA No eemplo da figura, a matriz de entrada é configurada por forma a gerar os oito termos de produto necessários Por eemplo, a primeira AND gera o termo de produto I2 I0 A matriz de saída é configurada por forma a gerar a soma de produtos das quatro funções Por eemplo, a saída M0 é igual à soma lógica de apenas um termo de produto, de acordo com a epressão lógica da função M0 As portas XO encontram-se todas ligadas a 0 para deiar passar as funções não complementadas, uma vez que as epressões lógicas geradas à saída das portas O foram a versão não complementada das funções respectivas No eemplo descrito, as funções lógicas foram implementadas directamente na PLA sem ter o cuidado de procurar minimizar o número de termos de produtos A minimização não é importante nos casos em que não temos restrições sobre o tipo de PLA a utilizar e em que uma determinada PLA é suficientemente grande para suportar a realização de todos os termos de produto do conjunto de funções Contudo, se estamos restringidos a uma determinada PLA ou se temos como objectivo de projecto a minimização do custo final do circuito, então devemos considerar um processo de minimização do número de termos de produto necessários à implementação do conjunto de funções Em geral, os fabricantes disponibilizam ferramentas para minimização do conjunto de funções tendo como alvo uma determinada arquitectura PLA Este é um problema bem conhecido de minimização de epressões lógicas multifunção que sai Dispositivos Lógicos Programáveis 23

28 fora do âmbito deste teto Contudo, apresentamos um eemplo bastante simples para ilustrar os detalhes envolvidos no processo de minimização Considere que pretende implementar as funções F 1 (A, B, C) = m(0, 2, 4, 5) e F 2 (A, B, C) = m(0, 1, 6, 7) usando uma PLA com o menor número de termos de produto possível Começamos por simplificar as funções com mapas de Karnaugh, a partir dos quais tiramos a função complementada e não complementada A A C C B B F 1 = A C + AB F 2 = A B + AB F 1 = AC + AB F 2 = AB + AB A seguir, para cada uma das funções tem de se optar pela versão complementar ou não complementar tendo como objectivo a minimização do número de termos de produto Por eemplo, se escolhermos para ambas as funções as versões não complementadas, são necessários quatro termos de produto ( A C, A B, A B, AB ) para gerar as duas funções Como temos apenas duas funções diferentes, podemos tentar todas as combinações possíveis entre as versões complementares e não complementares das funções, para verificar qual a opção de implementação necessita de menos termos de produto: (F 1, F 2 ) 4 termos de produto; (F 1, F 2 ) 3 termos de produto; ( F, 1 F 2 ) 3 termos de produto; ( F, 1 F 2 ) 4 termos de produto; As combinações com o menor número de termos de produto são a (F 1, F) 2 e a ( F, 1 F 2 ) Optando pela primeira, necessitamos dos termos de produto A C, A B e A B A implementação final com uma PLA é ilustrada na figura 13 Dispositivos Lógicos Programáveis 24

29 A B C F 1 F 2 Figura 13 Implementação do eemplo de simplificação com uma PLA No seu conjunto, o processo de minimização procura não só minimizar o número de termos de produto de cada uma das funções, como também maimizar os termos de produto comuns a várias funções Obtidas as funções, basta programar a matriz de entrada e de saída por forma a gerar a soma de produtos de cada uma das funções, bem como a matriz associada às portas XO para complementar o sinal à saída das portas O caso se tenha usado a versão complementada de uma qualquer função Na implementação final do eemplo, a função obtida à saída da segunda porta O é o complemento da função F 2 Como tal, tem de ser invertida usando a porta XO da saída 42 PLA comerciais Uma das primeiras PAL introduzidas no mercado pela Signetics foi a 82S100 com 16 entradas, 48 portas AND e 8 saídas Apesar das vantagens da PLA relativamente à OM na implementação de funções lógicas, a sua utilização foi rapidamente substituída por outros dispositivos programáveis mais eficientes, nomeadamente a PAL Dispositivos Lógicos Programáveis 25

30 5 Dispositivo PAL A PAL é um dispositivo programável cuja marca foi registada pela American Micro Devices (AMD) Os primeiros dispositivos programáveis PAL surgiram no final da década de 70 e o seu sucesso crescente levou a PAL a ser actualmente um dos dispositivos lógicos programáveis mais utilizado As PAL baseiam-se no mesmo princípio de implementação da forma AND-O No entanto, consideram que a fleibilidade de programação associada à matriz de saída não traz grandes benefícios à capacidade de produção de funções lógicas Consequentemente, enquanto que na PLA as matrizes de entrada e de saída são ambas programáveis, na PAL apenas a matriz de entrada é programável A matriz de saída tem uma estrutura fia não programável Por este motivo, a PAL é mais fácil de programar e tem um custo mais baio quando comparada com a PLA No entanto, não é tão fleível em termos de programação, pois a matriz de saída é fia Para ilustrar a arquitectura típica de uma PAL, consideremos uma configuração eemplo com apenas quatro entradas e quatro saídas (ver figura 14) Célula Lógica O 1 I 1 Célula Lógica O 2 I 2 Célula Lógica O 3 I 3 Célula Lógica O 4 I 4 Figura 14 Eemplo de arquitectura de uma pequena PAL Dispositivos Lógicos Programáveis 26

31 O dispositivo da figura apresenta uma estrutura regular formada pela matriz de entrada programável, por quatro entradas (I n ) complementadas e não complementadas e por quatro saídas Cada uma das saídas é gerada por uma estrutura AND-O que, neste caso particular, é idêntica para todas as saídas e formada por três portas AND com entradas programáveis Cada uma das portas AND tem dezasseis ligações de entrada programáveis cujos sinais provêm das quatro entradas, complementadas e não complementadas, e das quatro saídas, complementadas e não complementadas, que são reintroduzidas na matriz de entrada através de um buffer Ao conjunto de lógica associada a cada uma das saídas (no eemplo, a estrutura AND-O com três portas AND e o buffer de realimentação) designa-se célula ou macrocélula O número de entradas e de saídas, bem como a estrutura da macrocélula, são os principais parâmetros lógicos diferenciadores do tipo de PAL 51 Implementação de funções lógicas com PAL A implementação de um conjunto de funções com uma determinada PAL está dependente do número de entradas e de saídas e do número de termos de produto Devido à limitação do número de termos de produto por célula, as funções devem ser previamente simplificadas antes de serem implementadas na PAL Se, mesmo após simplificação, o número de produtos for superior ao eistente numa única célula, então é necessário usar duas ou mais células para implementar a função recorrendo à realimentação das saídas das células através dos buffers Ao contrário da PLA, em que um termo de produto podia ser directamente partilhado por duas ou mais portas O, na PAL isso não é possível Como tal, as funções podem ser simplificadas individualmente sem ter em conta a partilha de termos de produto (simplificação multifunção) Por outro lado, uma vez que é possível realimentar o valor da função de saída, pode ser útil identificar termos AND-O comuns a duas ou mais funções Consideremos, como eemplo, a utilização da PAL implementação de quatro funções lógicas, F 0, F 1, F 2, F 3 : da figura 14 para F 3 = A BC + ABCD; F 2 = AB + ACD + ABCD ; F 1 = F 0 = A D + BC ; A D + BC + ABD + BD ; Dispositivos Lógicos Programáveis 27

32 A PAL tem entradas suficientes para implementar as funções de quatro variáveis cada Além disso, numa primeira aproimação, o número de saídas também é suficiente para implementar as quatro funções No entanto, o número de termos de produto da função F 0 é superior ao de uma única célula, que tem apenas três Neste caso, é necessário usar mais do que uma célula para implementar a função F 0 Consequentemente, à primeira vista, a PAL proposta não seria solução, pois apenas suportaria a implementação de apenas três das quatro funções Contudo, ao analisarmos as funções, verificamos que a epressão lógica da F 1 ( A D + BC ) faz parte da epressão lógica de F 0 ( A D + BC + A BD + BD ) Assim, a função F 0 pode ser escrita como: F 0 = F 1 + A BD + BD e desta vez já só tem três termos de produto, suportável por uma única célula da PAL Caso o conjunto de funções fosse formado apenas por F 3, F 2 e F 0, apenas teríamos de criar uma nova função que realizaria parte de F 0 Por eemplo, F 5 = B C + ABD + BD ou F 5 = A D + BC Depois de simplificar as funções, basta programar a matriz da PAL (ver figura 15) Célula Lógica F 0 A Célula Lógica F 1 B Célula Lógica F 2 C Célula Lógica F 3 D Figura 15 Implementação das quatro funções na PAL Dispositivos Lógicos Programáveis 28

33 Na implementação ilustrada na figura, a representação das ligações é idêntica à usada nos dispositivo anteriores, ou seja, uma cruz na intersecção indica que o sinal dessa coluna entra na porta AND da linha respectiva Felizmente, como acontece com todos os outros dispositivos programáveis, o fabricante disponibiliza ferramentas de CAD para geração do ficheiro de programação a partir da descrição das funções lógicas e para programação da PAL, tendo como entrada o ficheiro de programação 52 PAL comerciais As PAL comerciais são consideravelmente maiores que a utilizada no eemplo anterior De entre as PAL comerciais, eistem as que apenas implementam lógica combinatória e as que também implementam lógica sequencial, pois incluem elementos de memória nas macrocélulas Nesta secção, vamos descrever a estrutura de uma PAL combinatória, PAL16L8, e duas PAL sequenciais bastante utilizadas, PAL22V10 e ATF750C 521 Arquitectura da PAL combinatória 16L8 A PAL16L8 suporta um máimo de 16 entradas e 8 saídas (daqui advêm os números usados na designação 16L8) e tem uma matriz programável com 64 linhas e 32 colunas, perfazendo um total de 2048 ligações programáveis (ver figura 16) As células de saída são formadas por: - uma estrutura AND-O com 7 portas AND de 32 entradas cada, correspondentes ao conjunto das 16 entradas complementadas e não complementadas; - uma porta three-state inversora à saída da porta O cuja entrada de enable é controlada por uma oitava porta AND também com 32 entradas As entradas não conectadas são interpretadas pela porta AND como sendo o valor lógico 1 Assim, por eemplo, caso se pretenda que a porta three-state esteja sempre activa, basta não ligar nenhum sinal à porta AND de controlo; - um buffer de realimentação da saída respectiva para a matriz de entrada Embora a PAL tenha 16 pinos de entrada e 8 pinos de saída, o encapsulamento do integrado apenas tem 20 pinos, incluindo os dois pinos de alimentação Para que tal seja Dispositivos Lógicos Programáveis 29

34 possível, 6 dos 20 pinos são bidireccionais, podendo ser usados como entrada, como saída ou como entrada/saída I 1 O 1 I 2 IO 2 I 3 IO 3 I 4 IO 4 I 5 IO 5 I 6 IO 6 I 7 IO 7 I 8 O 8 I 9 I 10 Figura 16 Arquitectura da PAL 16L8 Dispositivos Lógicos Programáveis 30

35 Os pinos bidireccinais podem ser usados de várias formas, dependendo da função que se atribui ao pino: - pode ser usado como entrada Para tal, é necessário que a porta three-state de saída esteja sempre inactiva; - pode ser usado como saída Para tal, basta activar o three-state Neste caso, o sinal à saída pode ser realimentado para a matriz, através do buffer de realimentação, como se se tratasse de uma entrada Esta realimentação é usada sempre que o número de termos de produto de uma célula não é suficiente para implementar uma função, como foi visto na secção anterior; - pode ser usado como pino de entrada/saída Nesta configuração, o estado do pino é controlado pela porta three-state de saída uando se quer enviar dados para o eterior, activa-se a porta three-state No caso de se querer receber dados pelo pino, desactiva-se a porta three-state e a entrada de dados é feita através do buffer de realimentação; - uma outra configuração interessante, é a de realimentação da função de saída para a mesma célula que produziu a saída Isto permite implementar circuitos lógicos com realimentação NOTA: Uma questão que se coloca nesta altura é a de saber se uma PAL com m termos de produto suporta ou não a implementação de todas as funções de n entradas (na PAL16L8, temos 16 entradas e 7 termos de produto) De facto, como era de esperar, o número de termos de produto disponibilizados por uma PAL está longe de suportar todas as funções com o mesmo número de entradas da PAL Sabemos que a função que necessita de mais termos de produto é o XO, sendo que um XO de n entradas requer 2 n-1 termos de produto (eg, para 8 entradas, seriam necessários 128 termos de produto!) O que se passa é que, na maioria dos casos, não somos confrontados com funções tão etensas Na maioria dos projectos de pequena e média compleidade, em que a PAL é tida como implementação preferencial, na pior das hipóteses surge a necessidade de recorrer à realimentação das funções de saída para implementar uma estrutura AND-O-AND-O A desvantagem desta realimentação reside na duplicação do atraso de propagação da função lógica Para ilustrar a utilização da PAL16L8 na implementação de funções lógicas combinatórias, vamos implementar o multiplicador de dois bits, a partir das suas Dispositivos Lógicos Programáveis 31