MINISTÉRIO DA EDUCAÇÃO IFSC - Campus São José. CST em Telecomunicações ELETRÔNICA DIGITAL CONTADORES. Marcos Moecke

Transcrição

1 MINISTÉRIO DA EDUCAÇÃO IFSC - Campus São José CST em Telecomunicações ELETRÔNICA DIGITAL CONTADORES Marcos Moecke São José - SC, 29

2

3 SUMÁRIO 5. CONTADORES CONTADORES ASSÍNCRONOS 5. C 5.2 C ASSÍNCRONOS CONTADOR ASSÍNCRONO CRESCENTE... CONTADORES COM MÓDULO < 2N...3 CONTADORES DE DÉCADA...4 CONTADOR ASSÍNCRONO DECRESCENTE...4 CONTADOR ASSÍNCRONO ASCENDENTE-DESCENDENTE...5 ATRASOS DE PROPAGAÇÃO DE CONTADORES ASSÍNCRONOS CONTADORES SÍNCRONOS 5.3 A SÍNCRONOS CONTADOR SÍNCRONO ASCENDENTE...7 CONTADORES SÍNCRONOS DECRESCENTES...7 CONTADORES COM CARGA PARALELA...7 CONTADOR SÍNCRONO CRESCENTE-DECRESCENTE APLICAÇÕES COM CONTADORES 5.4 C CONTADORES CONTADORES BCD...9 CONTADORES COMO DIVISORES DE FREQÜÊNCIA CIRCUITOS INTEGRADOS DE CONTADORES 5.5 R REFERÊNCIAS BIBLIOGRÁFICAS CONTADORES BIBLIOGRÁFICAS EXERCÍCIOS

4

5 5. CONTADORES Os flip-flops têm funções ilimitadas em sistemas digitais. Podemos associá-los e utilizálos como contadores, registradores, e muitos outros circuitos. Os contadores são classificados basicamente em dois grandes grupos: assíncronos possuem um sinal de clock que é dividido até o último FF. síncronos utilizam um sinal de clock comum a todos os FF. Também existe um grupo especial denominado Contadores em Anel que são obtidos diretamente dos registradores de deslocamento. 5. Contadores assíncronos Estes contadores também são conhecidos como seriais ou contadores por pulsação (ripple counter). Tal nome advém do fato dos flip-flops (FF) do contador não serem disparados diretamente pelo sinal de clock. Cada FF é disparado pela saída do FF anterior. Esta característica torna estes contadores limitados em termos de velocidade, pois o tempo de ativação (tempo de resposta) é dado aproximadamente pela soma dos tempos de atraso de propagação de cada FF. Também podem ocorrer glitches (pulsos não desejados), se usado decodificadores para indicar a ocorrência de uma determinada saída (contagem). Contador assíncrono crescente Um circuito típico de um contador assíncrono crescente construído com FF do tipo JK é mostrado na Fig. 5-. Os FF JK estão com ambas entradas J e K permanentemente em nível alto, estando configuradas portanto como FF tipo T. Cada FF é disparado pela saída Q do FF anterior. V.24 Pág.

6 Fig. 5- Contador assíncrono crescente Clock Estado Fig. 5-2 Diagrama de tempo do contador assíncrono crescente clock D C B A Decimal Estado Fig. 5-3 Estados do contador assíncrono crescente MOD-6 O contador tem como conteúdo (estado interno) a contagem do número de transições negativas do clock, de forma que quando ocorre uma transição o conteúdo é incrementado de uma unidade. O conteúdo do contador é dado pelo número binário DCBA, onde A é o bit LSB (bit menos significativo) e D é o bit MSB (bit mais significativo). O modulo (MOD) de um contador é o seu número de estados distintos, portanto, o módulo de um contador com N FF pode ser no máximo o número de possíveis saídas ( 2 N ). A Fig. 5-3 mostra os estados de contagem de um contador assíncrono com 4 FF (4 bits). Podemos perceber que após 6 transições de clocks o contador reinicia a contagem. Por isso, este contador é de MOD-6, ou seja, tem 6 estados distintos ( 2 até 2 ). Nos contadores assíncronos, a freqüência do clock é dividida por 2 em cada FF, ou seja: na saída A temos clock/2, e na saída D temos clock/6. Portanto, os contadores assíncronos são divisores de freqüência e no último FF a freqüência de clock é dividida pelo módulo do contador. Contadores com módulo < 2 N Para obter um contador com módulo menor do que 2 N é necessário adicionar um circuito decodificador para reiniciar a contagem antes de chegar ao valor máximo (ou mínimo). A Fig. 5-4 mostra um V.24 Pág.2

7 contador MOD-6. Se não houvesse a porta NAND ligada nas entradas CLR dos FF o módulo do contador seria 8. A seqüência de estados do contador MOD-6 é mostrada nas Fig. 5-5 e Fig Note que na transição do 6º clock o estado do contador passa temporariamente pelo estado ( 2 ), o qual faz com que a saída da porta NAND passe para o estado BAIXO, causando o CLR nos FF, e conseqüentemente levando o contador para o estado ( 2 ). Fig. 5-4 Contador assíncrono com módulo < 2N clock Estado Fig. 5-5 Diagrama de tempo do contador com módulo < 2 N clock C B A Decimal Estado *6 6 6 * Fig. 5-6 Estados do contador assíncrono crescente MOD-6 O diagrama de transição de estados do contador de 3 bits MOD-6 é mostrado na Fig No diagrama de transição as linhas contínuas indicam a passagem pelos estados estáveis ( 2 2 ) e as linhas tracejadas indicam a passagem pelos estados temporários ( 2 ). O estado ( 2 ) embora possível não é atingível. V.24 Pág.3

8 estado não atingível estado temporário Fig. 5-7 Diagrama de transição de estados de um contador MOD-6 Para a construção de um contador módulo X menor que o módulo máximo, o procedimento a ser seguido deve seguir as seguintes etapas: Determinar o menor número N de FF tal que 2 N X. Exemplo: MOD-2 N = 6. Conectar a porta NAND nas entradas assíncronas CLR de todos os FF. Se 2 N = X, não é necessário conectar nada a entrada CLR ; Conectar as saídas que estarão em ALTO na contagem X, na porta NAND. Exemplo: 2 = 2 D = e C =, conectar D e C a porta NAND. Contadores de década Os contadores de década (ou decádico) são contadores que possuem estados distintos, não importando a seqüência de contagem. Quando um contador decádico realiza a contagem em seqüência binária crescente de 2 a 2 ( a 9), ele é chamado de contador BCD. Contador assíncrono decrescente Os contadores que contam progressivamente a partir do zero são denominados contadores crescentes (ou ascendentes). Já os contadores que contam do valor máximo até zero são chamados decrescentes (ou descendentes). A Fig. 5-8 mostra a configuração para um contador decrescente construído com FF do tipo JK. A configuração é semelhante a do contador crescente, com a única diferença de cada FF é disparado pela saída Q no lugar de Q. Fig. 5-8 Contador assíncrono decrescente A Fig. 5-9 mostra o diagrama de tempo das saídas do contador, enquanto que a Fig. 5- mostra a contagem das transições do clock e os estados correspondentes ao contador. O diagrama de estados do contador decrescente é mostrado na Fig. 5-(b), enquanto que o diagrama do contador crescente é mostrado na Fig. 5-(a). Note que nos dois diagramas o contador passa por todos os estados. V.24 Pág.4

9 Fig. 5-9 Diagrama de tempo do contador assíncrono decrescente Clock C B A Decimal Estado Fig. 5- Estados do contador assíncrono decrescente MOD (a) crescente (b) decrescente Fig. 5- Diagrama de transição de estados do contador MOD-8. Contador assíncrono ascendente-descendente O contador assíncrono ascendente-descendente, também chamado de reversível, é uma combinação dos contadores anteriormente vistos. Ele tem os FF conectados conforme mostra a Fig Nesta configuração a lógica de portas permite que o contador tenha dois modos de operação distintos: Modo de contagem ascendente: UP = e DOWN =. Os FF B e C são disparados pelas saídas não complementares do FF anterior (Q ) Modo de contagem descendente: UP = e DOWN =. Os FF B e C são disparados pelas saídas complementares do FF anterior (Q ) V.24 Pág.5

10 UP CLK DOWN Fig. 5-2 Contador assíncrono ascendente-descendente Atrasos de propagação de contadores assíncronos Em um contador assíncrono cada FF é disparado pela saída de um FF anterior. Essa característica traz como desvantagem o acumulo dos tempos de atraso de propagação. Isso pode ser visto na Fig Ao passar por um FF, o sinal de clock sofre um atraso de propagação t PD e esse efeito é somado até o último FF, gerando um atraso total de N ᄡ t, onde N é o número de FF. PD Fig. 5-3 Atrasos de propagação em contadores assíncronos Para que um contador assíncrono funcione de modo confiável é necessário que o atraso total de propagação seja menor que o período de clock usado ( T clock ᄡ N ᄡ t PD ), ou ainda, em termos de freqüência máxima, que f = max N ᄡ t. PD 5. 2 Contadores síncronos Como vimos, o atraso de propagação dos FF dos contadores assíncronos limita a sua freqüência máxima. Esse problema pode ser resolvido fazendo com que os FF mudem o estado de suas saídas no momento em que ocorre a transição de clock. Essa configuração caracteriza os contadores chamados de síncronos, sendo mostrada na Fig V.24 Pág.6

11 Contador síncrono ascendente Fig. 5-4 Contador síncrono ascendente A análise da lógica do circuito do contador mostra que os FF do tipo JK somente estão no estado TOOGLE (J = e K = ) quando todas as saídas dos FF anteriores estão em nível ALTO. Como o sinal de clock é comum a todos os FF, o atraso de propagação do contador será o atraso de um FF somado ao atraso das portas AND atraso total = t ( FF ) + t ( AND). PD Desta forma nesse tipo de contador o atraso não depende do número de bits, mas apenas da tecnologia utilizada. Por outro lado, como o atraso de propagação é menor, o contador síncrono pode trabalhar com freqüências maiores que o contador assíncrono. Contadores síncronos decrescentes Do mesmo modo que os contadores assíncronos, os contadores síncronos podem contar de forma decrescente. Para isso devemos basta usar as saídas Q no lugar vez das saídas Q na lógica de habilitação das entradas J e K. Contadores com carga paralela Os contadores podem contar a partir de um valor predeterminado pelo usuário. Nesses contadores o estado inicial de cada FF pode ser determinado através das entradas CLR (Q ) e PRE (Q ). A Fig. 5-5 mostra circuito de inicialização de um FF. Quando LOAD é BAIXO, o FF funciona normalmente. Quando LOAD é ALTO, o valor de D é armazenado na saída do FF através das entradas assíncronas (que não dependem do clock). PD Fig. 5-5 Circuito de carga Se fizermos isso para cada flip-flop do contador poderemos predeterminar o valor inicial a ser incrementado. Esse processo é conhecido como carga paralela porque é realizado simultaneamente em todos os FF do contador. Um exemplo prático de um contador síncrono crescente-decrescente de MOD-6 com carga paralela é o 74LS93/74HC93. O circuito de carga pode ser utilizado tanto nos contadores síncronos como nos assíncronos. V.24 Pág.7

12 Contador síncrono crescente-decrescente A construção de um contador síncrono crescente-decrescente é feita de forma semelhante a mostrada para o contador assíncrono. Para analisar um contador síncrono crescente-decrescente com carga paralela, utilizamos o circuito integrado 74LS93, o qual possui as seguintes características: É um contador síncrono de 4 bits e módulo 6, com saídas Q A, Q B, Q C, Q D As entradas DOWN e UP são entradas de clock. A aplicação do sinal a uma dessas entradas determina se a contagem será crescente ou decrescente; A entrada assíncrona de CLR (limpar) zera o contador ( 2 ); A entrada assíncrona LOAD (carregar) permite determinar o valor inicial de contagem (DCBA) através das entradas A, B, C e D.. As saídas CARRY (vai um) e BORROW (empresta um) indicam o reinicio da contagem crescente (5 ) e decrescente( 5), respectivamente. LOAD Fig. 5-6 Diagrama funcional do 74LS93 V.24 Pág.8

13 5. 3 Aplicações com contadores Contadores BCD Os contadores BCD são bastante usados em circuitos onde pulsos devem ser contados e mostrados em um display. A Fig. 5-7 mostra um arranjo de contadores BCD que realiza a contagem de a 999. Fig. 5-7 Contador BCD de a 999 Inicialmente todos os contadores estão em e o display mostra. A cada borda de descida do clock, o contador de unidades é incrementado e o valor do contador é mostrado no display. Quando o valor atinge 9 ( 2 ), a próxima transição de descida do clock fará com que o contador de unidades retorne para. Nesse momento ocorrerá uma transição de para (borda de descida) da saída D desse contador, a qual está ligada a entrada de clock do contador de dezenas. Essa transição da saída D do contador de unidades faz com que o contador de dezenas seja incrementado e o display passa a mostrar o valor. As contagens prosseguem até atingir 999. Nesse estado com mais uma transição de descida do clock os contadores reiniciam com. Contadores como divisores de freqüência Uma outra aplicação de contadores é geração digital de um sinal de clock de menor freqüência ( f clk ) a partir de uma onda quadrada de freqüência superior ( f osc ). Usando a característica de divisão de freqüência dos contadores, determina-se a contagem N que o contador deve realizar N = f / f. Em seguida configura-se o contador para realizar N contagens. O sinal de saída do último estágio do contador é um sinal que tem a freqüência desejada ( f clk ). Esse sinal pode não ser uma onda quadrada, mas isso pode ser resolvido fazendo uma contagem N / 2, seguido de um divisor por 2 (FF do tipo T). Exemplo: Deseja-se obter uma freqüência de Hz ( segundo), a partir de um sinal digital com freqüência de 6Hz obtido a partir da rede de energia elétrica. N = f / f = 6 /= 6 osc clk Se não houver nenhuma restrição quanto a forma do sinal, basta dividimos diretamente o sinal de 6Hz por 6 e obter o sinal de Hz. osc clk V.24 Pág.9

14 6 Hz Contador Hz MOD-6 No entanto, para obter um sinal quadrado de Hz, é necessário dividimos primeiro o sinal de 6Hz por 3 e em seguida dividir esse sinal por 2 para obter o sinal de Hz. 6 Hz Contador 2 Hz FF tipo T Hz MOD-3 (Divisor 2) 5. 4 Circuitos integrados de contadores Existem vários circuitos integrados de contadores, tanto TTL como CMOS. Nos Datasheet os contadores assíncronos são simplesmente identificados como COUNTERS, enquanto que os contadores síncronos são identificados como SYNCHRONOUS COUNTERS. A seguir são mostrados as pinagens e os diagramas de alguns contadores. 74XX9 Contador assíncrono decádico 74XX92 Contador assíncrono divisor por doze 74XX93 Contador assíncrono binário de 4 bits 74XX73 2 FF do tipo JK para construir contadores síncronos ou assíncronos. CD44 Contador assíncrono binário de 2 bits 74XX63 Contador síncrono binário de 4 bits 74XX69 Contador síncrono binário de 4 bits crescente-decrescente 74XX9 Contador síncrono decádico de 4 bits crescente-decrescente 74XX39 Duplo contador assíncrono decádico 74XX393 Duplo contador assíncrono binário de 4 bits V.24 Pág.

15 V.24 Pág.

16 V.24 Pág.2

17 V.24 Pág.3

18 V.24 Pág.4

19 V.24 Pág.5

20 V.24 Pág.6

21 V.24 Pág.7

22 V.24 Pág.8

23 5. 5 Referências bibliográficas. Baú, N.. Apostila de Eletrônica Digital: Contadores, ETFSC, Montebeller, S.J. Apostila de Eletrônica II, FACENS. 3. Digital Logic: Pocket Data Book, Texas Instruments, Digital Logic: Datasheet, Texas Instruments, 23. V.24 Pág.9

24 5. 6 Exercícios. Para o contador mostrado abaixo determine e o seu módulo e a tabela funcional? Qual tipo de contador ele representa: síncrono ou assíncrono? CLR CLK A B C Tabela funcional 2. Para o contador mostrado abaixo determine e o seu módulo e a tabela funcional? Qual tipo de contador ele representa: síncrono ou assíncrono? clkb clka clk clk clk clk clr A B C D Tabela funcional Clock Contagem C B A V.24 Pág.2

25 Configure utilizando o contador de 4 bits, um contador de MOD-. Faça o seu diagrama de estados e sua tabela funcional. Utilize o diagrama em blocos abaixo. Lembre-se que a entrada CLR é assíncrona. D C B A CLK CLR 4. Qual o modulo do contador (CD44) configurado na figura abaixo? Lembrete: o CLR é ativo ALTO. CLK (khz) +5V V 5. Na questão anterior qual é a freqüência do sinal CLR? 6. Na questão anterior qual é a freqüência do sinal do pino Q E? 7. Configure utilizando os contadores de 4 bits, um contador de MOD-6. Utilize o diagrama em blocos abaixo. Lembre-se que as entradas CLR são assíncronas. D C B A D C B A CLK CLK CLR CLR V.24 Pág.2

26 8. Configure um contador de MOD-6 usando o CI 74LS393. Utilize o diagrama abaixo. O CLK corresponde as entradas A (pinos 3 e ). Acrescente as portas (E, OU, INVERSORAS) que forem necessárias para configurar corretamente o contador. Lembrete: ) alimenta corretamente o CI. 2) as entradas CLR do 74L- S393 são assíncronas. Se puder verifique o funcionamento usando um simulador de circuitos (EWB 5.2 ou MULTISIM 2)., ou montando o circuito no Laboratório de Alunos. 9. Na questão anterior qual será a freqüência do sinal CLR se o clock for de,8mhz?. Na questão anterior qual será a freqüência do sinal da saída Q B do segundo contador se o clock for de,8mhz?. Configure o contador 74LS63 para realizar a contagem crescente de a 5 MOD-6. Faça o diagrama de estados correspondentes. 2. Configure o contador 74LS63 para realizar a contagem crescente de a 2 MOD-3. Faça o diagrama de estados correspondentes. Lembrete: a entrada CLR do 74LS63 é síncrona. V.24 Pág.22

27 3. Configure o contador 74LS63 para realizar a contagem crescente entre 6 () e 2 () incluindo os dois extremos. Faça o diagrama de estados correspondentes. 4. Configure o contador 74LS9 para realizar a contagem decrescente de 5 a MOD-6. Faça o diagrama de estados correspondentes. Lembrete: a entrada CTEN deve estar em alto para que a contagem ocorra. V.24 Pág.23

28 5. O que deve ser feito no circuito anterior para que o contador conte em ordem crescente? 6. Faça um diagrama em blocos representando os contadores utilizados para obter a freqüência de 36Hz a partir de um sinal digital de 28,8kHz. Quais circuitos comerciais de contadores você utilizaria para implementar este divisor de freqüência? 7. Faça um diagrama em blocos representando os contadores utilizados para obter as freqüências de 48Hz e 44Hz a partir de um sinal digital de 28,8kHz. 8. Faça um diagrama em blocos representando os contadores utilizados para obter uma onda quadrada de 425Hz a partir de um sinal digital de,44mhz. Se não for possível obter o valor exato, obtenha o valor mais próximo possível e informe qual é o valor da freqüência obtida. 9. Implemente o circuito projetado na questão anterior utilizando FF JK para o divisor por 2 e o 74L- S393 para a outra divisão. Acrescente as portas (E, OU, INVERSORAS) que forem necessárias para configurar corretamente o contador. V.24 Pág.24