Circuitos Lógicos e Digitais

Transcrição

1 PUC-Campinas - Faculdade de Engenharia de Telecomunicações Circuitos Lógicos e Digitais Prof. Frank Behrens Circuitos Combinacionais Aplicação em

2 Circuitos para Divididos em quatro classes de circuitos: Multiplexadores (MUX) Demultiplexadores (DEMUX) Decodificadores (Decoders) Codificadores (Encoders)

3 Circuitos Multiplexadores Circuito com várias entradas e uma saída, com sinais de controle cuja combinação seleciona qual entrada é dirigida à saída. Se A = 0 A = Y = D Y = D A D D Y

4 MUX : Y = (A.D) + (A.D) A Y 0 D0 D D A.D Y D 0 MUX Y D A.D D A A

5 MUX 4: D0 3 A B Y 0 0 D0 0 D 0 D D3 D D D Y D0 D D D MUX Y A B A B

6 Circuitos Demultiplexadores Circuito com uma entrada e várias saídas, com sinais de controle que selecionam para qual saída é dirigida a entrada. Se A = 0 Y = D A D Y Y e Y = A = Y = e Y = D 0

7 DEMUX : Y = (A.D) e Y = (A.D) A Y Y 0 D 0 0 D D A.D Y 0 Y D DEMUX A.D Y Y A A

8 DEMUX :4 A B Y0 Y Y Y3 0 0 D D D D D Y0 =A.B.D Y =A.B.D Y =A.B.D Y3 =A.B.D D 00 Y0 0 Y 0 Y Y3 DEMUX A B A B

9 Exemplo de Aplicação Transmissão Serial bit 8 bits 8 bits MUX DEMUX A B C A B C Bit 0 Bit Bit Bit 3 Bit 4 Bit 5 Bit 6 Bit 7 Bit 0... Os seletores ABC e A B C devem ser sincronizados

10 Circuitos Decodificadores Circuito com m entradas de controle e n saídas, tal que uma combinação dos sinais de controle seleciona apenas uma saída. m Controles... DECODER. n Saídas

11 Dedoder para 4 3 Y0 = A.B 3 Y = A.B 3 Y = A.B 3 Y3 = A.B A B A B Y0 Y Y Y

12 Aplicação Decodificador de endereço de memória DECODER D7 D6 D5 D4 D3 D D D0 3 0 S S0 Obs: Ler no livro texto sobre um decodificador de 6 Obs: Para acessar byte de uma memória de Mbyte, precisamos decodificar 0 bits de endereço

13 Código BCD para números BCD: Binary Coded Decimal. Forma de representação binária dos números decimais de 0 a 9. Utiliza 4 bits, definindo apenas as 0 primeiras combinações. D C B A BCD

14 Mostrador de 7 Segmentos Os 7 segmentos a,b,c,d,e,f,g são diodos emissores de luz (LEDs), que são acionados em correspondência a um código BCD. Ex: 00 BCD = 9 0 a=b=c=d=f=g= e e= 0

15 BCD para 7 Segmentos a 0000 BCD = 0 0 a=b=c=d=e=f= e g= 0 f e g b c d 0 BCD = 7 0 a= b=c= e d=e=f=g= 0 e a g b c d

16 Decodificador BCD / 7 seg 50 < R < K A LSB a B C 7446 f e g b c D MSB d DISPLAY

17 Circuitos Codificadores Codificador ou Encoder é um circuito com m entradas e n saídas, que produz nas saídas um código único para cada combinação das entradas. n entradas { ENCODER } m saídas

18 Aplicação Circuito lógico codificador de teclado: produz uma saída em código BCD sempre que for apertado algum botão. Botão apertado X i = Botão solto X i = 0 Teclado numérico 0 a X0 X X X3 X4 X5 X6 X7 Circuito Codificador 8 para 4 N3 N N N0 Número N em BCD

19 Codificador 8 para 4 Assumindo que apenas botão é apertado de cada vez, então apenas uma entrada Xi está ativa. Portanto existem apenas 9 combinações possíveis. X0 X X X3 X4 X5 X6 X7 D C B A Deve-se assegurar que outras combinações (p. ex. 0000) nunca ocorram. Da tabela: Q = X 0. X. X. X 3. X 4. X 5. X 6. X 7 = X 0 +X +X +X 3 +X 4 +X 5 +X 6 +X 7 D = Q C = X 4 + X 5 + X 6 + X 7 + Q A saída Q indica com uma B = X + X 3 + X 6 + X 7 + Q combinação não-bcd quando não A = X + X 3 + X 5 + X 7 + Q há nenhuma tecla apertada.

20 Codificador 8 para 4 D = Q C = X 4 + X 5 + X 6 + X 7 + Q B = X + X 3 + X 6 + X 7 + Q A = X + X 3 + X 5 + X 7 + Q Q = X 0 +X +X +X 3 +X 4 +X 5 +X 6 +X 7 Q D C B A X0 X X X3 X4 X5 X6 X7 Circuitos Digitais I - Circuitos para Processamento de Dados

21 Exercício Projete o circuito lógico de um codificador de teclado de 0 botões ( 0 a 9 ) que produza uma saída em código BCD sempre que for apertado algum botão. Este circuito deve ter uma saída adicional Q que indique quando o teclado estiver em repouso (ou seja, nenhuma tecla apertada). Dica: estenda o circuito codificador 8 para 4 para que tenha 0 entradas.

22 Função XOR de mais de entradas A B C D Y Y Y Y = A + B + C + D = (A + B) + (C + D) Para entradas: Y = se ou A ou B for exclusivamente. ou ainda: Y = se A for diferente de B Para mais de entradas: Y = quando houver um número impar de s nas entradas

23 Aplicação Circuito lógico gerador de paridade: produz uma saída adicional que vale sempre que houver um número impar de s nas entradas. Ajuda na deteção de erros. N3 N3 Bits originais nas entradas N N N0 Circuito Gerador de Paridade N N N0 Bits acrescidos de bit de paridade P é uma informação redundante P P = se houver quantidade impar de s em N 3 N N N 0

24 Circuito gerador de paridade N3 N3 Bits originais nas entradas N N N0 N N N0 Bits acrescidos de bit de paridade, e que são transmitidos P P é a paridade transmitida calculada sobre N 3 N N N 0

25 Circuito detetor de paridade Bits originais nas entradas N3 N N N0 N3 N N N0 Se ERRO =, houve mudança em algum dos bits N i durante a transmissão P P P é a paridade recebida a ser comparada com P* P* P* é a paridade calculada sobre os N 3 N N N 0 recebidos ERRO