Experimento 06 Unidade Aritmética

Transcrição

1 Murilo Soares Pereira, RA: Pedro Henrique de Freitas, RA: Experimento 06 Unidade Aritmética Prof. Takashi Utsonomiya Universidade Federal de São Carlos São Carlos - SP

2 Sumário

3 3 1 Resumo Neste experimento, serão utilizados componentes e técnicas vistos anteriormente em aulas passadas, envolvendo, portanto, todo o conhecimento adquirido ao decorrer da disciplina. Utilizaremos, em várias partes desde documento, dados e conclusões obtidas em relatórios anteriores já avaliados e devidamente corrigidos pelo professor.

4 4 2 Objetivos O sexto e último experimento da disciplina de Laboratório de Circuitos Digitais teve como objetivo implementar em circuitos lógicos o funcionamento de uma Unidade Aritmética de 4 bits, capaz de efetuar as operações de adição e subtração. A multiplicação e a divisão serão dadas por somas e subtrações sucessivas, respectivamente.

5 5 3 Componentes Prot-o-board Circuitos integrados (74LS83, 74LS86, 74LS173 e CD4511) Chaves DIP LEDs Multímetro Osciloscípio Gerador de frequências Fios Alicate Fonte de alimentação (5V) 3.1 Descrição dos componentes utilizados Circuito 74LS173 - Flip-flop tipo D O circuito integrado 74LS173 é um registrador de 4 bits de alta velocidade que apresenta outputs em três estados para utilização em sistemas organizados em barramento. Seu clock é ativado em borda de descida permitindo tanto o carregamento pelas entradas D i ou o armazenamento da informação (hold) dependendo no estado das Input Enable Lines

6 6 (IE1, IE2). Um estado ALTO em quaisquer das Output Enable Lines (OE1, OE2) faz com que as saídas entrem num estado de alta impedância sem afetar o estado atual da memória armazenada no circuito. Um sinal ALTO na entrada Master Reset (MR) reseta o registrador independente do estado do clock (CP) ou das entradas Output Enable e Input Enable. Seu diagrama lógico e de pinagens pode ser representado a seguir: Figura 3.1: Circuito integrado 74LS173

7 7 Figura 3.2: Diagrama lógico do 74LS173 MR CP IE 1 IE 2 D n Q n H x x x x L L L x x x Q n L H x x Q n L x H x Q n L L L L L L L L H H Tabela 3.1: Tabela de representação do comportamento do 74LS173

8 Circuito 74LS86 Subtrator O circuito 74LS86 é composto de quatro portas ou-exclusivo (XOR). A porta XOR nos permite obtermos um resultado verdadeiro se, e somente se, a quantidade de entradas verdadeiras na porta é ímpar. Para estudá-la, utilizamos, para tanto, o circuito integrado 74LS86, que possui 4 portas lógicas XOR em seus terminais 1-3, 4-6, 10-8 e como no esquema a seguir: Figura 3.3: Circuito integrado 74LS86 Tabela booleana Tabela de d.d.p. Tabela verdade Input A Input B Output Input A Input B Output Input A Input B Output V 0V 0V F F F V 1V 1V F V V V 0V 1V V F V V 1V 0V V V F Circuito 74LS83 Somador O circuito integrado 74LS83 é um somador binário que aceita dois números (A e B) de 4 bits e um carry in (C 0, vem-um) como entradas. O 74LS83 produz uma soma na saída

9 9 de 4 bits e uma saída carry out (vai-um). Seu esquema lógico pode ser visto a seguir. Note que o circuito é do tipo MSI (Medium-Scale Integration). Figura 3.4: Circuito integrado 74LS83 Figura 3.5: Esquema lógico do 74LS83

10 10 Pino Sinal Entrada/Saída Descrição 10 A0 E Parcela menos significativa 11 B0 E Parcela menos significativa 13 C0 E Transporte de entrada 8 A1 E Parcela 7 B1 E Parcela 3 A2 E Parcela 4 B2 E Parcela 1 A3 E Parcela 16 B3 E Parcela 9 S0 E Soma 6 S1 S Soma 2 S2 S Soma 15 S3 S Soma 14 C4 S Transporte de saída Tabela 3.2: Tabela de pinagens e conexões para o 74LS Circuito CD4511 Decodificador BCD de 7 segmentos O circuito integrado CD4511 fornece as funções de um latch de armazenamento de 4 bits, um 8421 BCD-to-seven-segment-decoder, e capacidades de um controlador de saída. As entradas Lamp Test (LT), Blanking (BI), e Latch Enable (LE) são utilizadas para testar o display, desligar ou ajustar o brilho do display (através de PWM - pulse width modulation) e armazenar o código BCD, respectivamente. A representação decimal num display de 7 segmentos é efetuada de acordo com a seguinte tabela de comportamento, correspondente às saídas do circuito CD4511 (Diagrama de pinagens e tabela de comportamento mostrado a seguir), semelhante à de um circuito 74LS48:

11 11 Figura 3.6: Circuito integrado CD4511 Entrada BCD Representação decimal A B C D E F G Tabela 3.3: Tabela de representação decimal para o display de sete segmentos

12 12 Entradas BI / Saídas LT RBI D C B A RBO a b c d e f g 00 H H L L L L H H H H H H H L 01 H X L L L H H L H H L L L L 02 H X L L H L H H H L H H L H 03 H X L L H H H H H H H L L H 04 H X L H L L H L H H L L H H 05 H X L H L H H H L H H L H H 06 H X L H H L H L L H H H H H 07 H X L H H H H H H H L L L L 08 H X H L L L H H H H H H H H 09 H X H L L H H H H H L L H H 10 H X H L H L H L L L H H L H 11 H X H L H H H L L H H L L H 12 H X H H L L H L H L L L H H 13 H X H H L H H H L L H L H H 14 H X H H H L H L L L H H H H 15 H X H H H H H L L L L L L L BI H H X X X X L L L L L L L L RBI H L L L L L L L L L L L L L LT L X X X X X H H H H H H H H Tabela 3.4: Tabela de representação do comportamento do C4511

13 13 4 Introdução Teórica 4.1 Somador Completo Aquém do somador parcial, para somar números com vários bits é necessário somar também o bit de transporte vindo do estágio anterior. Temos, portanto, três bits a serem somados: as parcelas A i e B i e o transporte C i (vem-um), gerado pelo estágio anterior. O somador deve gerar o bit de soma S i e o bit de transporte C i+1 (vai-um) para o próximo estágio. Estas operações se realizam segundo a tabela verdade abaixo: A i B i C i (Vem-um) C i+1 (Vai-um) S l l Tabela 4.1: Tabela-verdade 4.2 Complemento de um número binário Complemento é a diferença entre cada algarismo do número e o maior algarismo possível na base. Uma vantagem da utilização da representação em complemento é que a subtração

14 14 entre dois números pode ser substituída pela soma do primeiro número com o segundo número em complemento Complemento de 1 A representação em complemento de 1 de um determinado número binário é obtida pela negação de todos seus bits. Ou seja, todo bit 0 passa a ser bit 1 e todo bit originalmente 1 passa a ser 0. Todos os n bits do número devem ser negados, mesmo o bit de sinal. Desta forma, ressalta-se que o número 0 tem duas representações: (+0) e (-0) Complemento de 2 A representação em complemento de 2 é análoga a representação em complemento de 1 mas tem a vantagem de possuir uma única representação para o número 0. Uma maneira de obter o complemento de 2 de um número é tomar seu complemento de 1 e somar 1. Subtração utilizando complemento de 2 Para realizar a subtração de dois números binários pode-se utilizar a soma do primeiro número com o segundo em complemento de 2. O método consiste em somar o primeiro valor com o segundo já posto em seu complemento de 2. Se o bit de excesso (vai-1) ocorrer para fora do número significa que o dado obtido está correto e é positivo. Se o bit de excesso não ocorrer para fora do número, significa que o dado obtido deve ser complementado (em complemento de 2) para estar correto. Feito isso, conclui-se que o número obtido é negativo. 4.3 Somador paralelo de 4 bits Para fim do experimento, foi utilizado, para compleção do sistema somador, um somador paralelo de 4 bits que funciona da seguinte forma: os bits do somador podem ser

15 15 cascateados, conectando-se o transporte de saída do primeiro estágio (bit menos significativo) com a entrada de transporte do segundo estágio, o transporte de saída do segundo com o transporte de entrada do terceiro e assim sucessivamente. O circuito integrado 74LS83 é um somador binário que aceita dois números (A e B) de 4 bits e um carry in (C 0, vem-um) como entradas. O 74LS83 produz uma soma na saída de 4 bits e uma saída carry out (vai-um). Seu esquema lógico e representação de circuito integrado podem ser vistos a seguir: Figura 4.1: Circuito integrado 74LS83

16 16 Figura 4.2: Esquema lógico do 74LS Decodificador e display O decodificador de 7 segmentos (componente CD4511) a ser utilizado neste experimento é caracterizado por possuir saídas que são responsáveis pela ativação de amplificadores de corrente, pois esta é insuficiente para acionarmos um LED. Se o componente CD4511 tiver uma saída alta, um transistor é saturado e o LED recebe a corrente amplificada. Mas caso o componente tiver uma saída baixa, seu transistor é interrompido e o seu LED correspondente se apaga, pois nenhuma corrente chegará até ele. O display de sete segmentos é um invólucro com sete filamentos de leds, posicionados de modo a possibilitar a formação de números decimais e algumas letras utilizadas no

17 17 código hexadecimal. A figura a seguir representa uma unidade do display genérica, com a nomenclatura de identificação dos segmentos usual em manuais práticos. Figura 4.3: Display de sete segmentos 4.5 Flip-flop tipo D O flip-flop D constitui-se de um flip-flop tipo SR mas com suas entradas unificadas (sendo uma negada), que elimina a desvantagem do SR de não se poder utilizar o estado indefinido, sendo esta possibilidade eliminada. Sendo assim, necessita-se apenas da entrada de controle, C para que se possa manter o estado anterior ou transferir o sinal como representado a seguir:

18 18 Figura 4.4: Display de sete segmentos C D Próximo estado 0 x Mantém o estado atual Tabela 4.2: Tabela-verdade 4.6 Descrição da unidade aritmética A unidade aritmética é composta por um bloco de operação, composto pelos circuitos somador e subtrator (74LS83 e 74LS86) e um registrador (74LS173), que armazena e carrega o resultado das operações obtidos do bloco de operações e o transmite para o display. A montagem da unidade completa será detalhada a seguir Montagem do bloco de operações O bloco somador/subtrator é o bloco central de nossa unidade aritmética. Ele será o responsável por efetuar os processos aritméticos de soma e subtração que serão armazenados no registrados e assim exibidos no display.

19 19 O somador recebe entradas dadas pelas chaves DIP (entradas A) que realizará as operações com as saídas do circuito subtrator que, como dito antes, constitui-se de portas XOR, e essas realizam suas operações com entradas dadas pelas chaves DIP (entradas B) em pares com uma chave de controle que nesse experimento se comporta como um seletor de operações. Se a chave de controle tiver uma entrada alta as entradas B fazem uma operação de XOR que complementa-as e assim complementadas entram em somatório no circuito somador, representando uma subtração, porém para valores de operações em que A < B a operação representa um valor em complemento de 2, pois a representação deveria ser um número negativo. O esquema de ligação é dado a seguir: Figura 4.5: Bloco somador/subtrator Montagem do bloco do registrador O bloco registrador de saída é também um componente de memória que utiliza o circuito integrado 74LS173, também possuindo as entradas OE 1 e OE 2 aterradas para sempre habilitar sua saída, bem como a entrada MR aterrada para o circuito não ser resetado. As entradas IE 1 e IE 2 (pinos 10 e 9) serão conectadas a uma chave LO que habilitará o carregamento do circuito, efetuado sempre que clock (pino 7) for acionado, quando carregado o sinal de 4 bits é então direcionado para o decodifcador e display.

20 Montagem da unidade aritmética Ao fim da montagem e verificação de cada bloco em separado, pudemos, com a segurança de que nossos circuitos funcionavam, unificá-los num circuito único para compor a unidade aritmética. Assim, conectamos todos circuitos entre si, conectamos o clock do circuito registrador num gerador de frequência e conectamos as chaves de ativação subseqüentes (LA, LB, SU e EU), e suas interligações são representadas a seguir: Figura 4.6: Unidade aritmética

21 21 5 Tarefa Como verificado em experimento, a unidade aritmética não funciona totalmente para as operações de subtração, uma vez que, quando o resultado representado deveria ser um valor negativo o display representa o módulo desse valor em complemento de dois, e nota-se que o LED referente ao valor de vai-um estabiliza em nível baixo, representando um valor negativo. A fim de corrigir o erro de mostragem para valores de resultado negativo, precisamos implementar algo que realize o processo imverso de complemento de 2 para que o resultado mostrado no display esteja correto, Essa necessidade de complemento ocorrerá quando SU estiver em 1, indicando subtração e quando o bit vai-1 (pino 14 do somador) estiver em 0. Assim, a idéia básica do circuito corrigido é usar uma porta AND determinando a condição do controle (SU) e do bit vai-1 onde é possível também a aplicação de outro display para indicação de um sinal de negação para o novo valor obtido.

22 Figura 5.1: Unidade aritmética 22

23 23 6 Conclusão No sexto experimento da disciplina de laboratório de circuitos digitais verificamos o funcionamento de uma unidade aritimética, um sistema composto de duas unidades centrais (sumador e subtrator) que relizam os cálculos previstos além de um registrador que carrega o resultado do cálculo e o transfere para o display de sete segmentos. Particularmente, a implementação da unidade aritmética foi bastante satisfatória, pois representou a criação de algo mais tátil, por ser uma unidade de um instrumento utilizado no dia-a-dia que seria a calculadora. Sendo assim, ao concluir o curso vemos a versatilidade dos circuitos digitais, que representam os primórdios da tecnologia moderna, e que nos possibilitam a criação de diversos dispositivos com as utilidades mais variadas.

24 24 7 Bibliografia MALVINO e LEACH. Eletrônica Digital: Princípios e Aplicações. TOCCI, WIDMER E MOSS. Sistemas Digitais: Princípios e Aplicações. DATASHEET CATALOG; 74LS173-4-BIT D-TYPE REGISTER WITH 3-STATE OUTPUTS pdf/7/4/l/s/74ls173.shtml DATASHEET CATALOG; 74LS83-4-BIT BINARY FULL ADDER WITH FAST CARRY pdf/7/4/l/s/74ls83.shtml DATASHEET CATALOG; 74LS86 - Quad 2-Input Exclusive-OR Gate pdf/7/4/l/s/74ls86.shtml