Técnicas Digitais TDI

Transcrição

1 Educação Profissional Técnica Mecatrônica Técnicas Digitais TDI 2 o semestral

2 SENAI-SP, 2 Trabalho adaptado pela Faculdade SENAI de Tecnologia Mecatrônica e Gerência de Educação Diretoria Técnica Walter Vicioni Gonçalves Coordenação geral Equipe responsável Coordenação editorial Adaptação de conteúdos Revisão de texto Digitação Capa João Ricardo Santa Rosa Célio Torrecilha Airton Almeida de Moraes José Roberto Nunes do Espírito Santo Beatriz Dadalti SEDOC - Serviços especializados em mão de obra e transporte de documentos e impressos ltda. José Joaquim Pecegueiro Material adaptado de Comandos eletroeletrônicos, SENAI-SP. Todos os direitos reservados. Proibida a reprodução total ou parcial, por qualquer meio ou processo. A violação dos direitos autorais é punível como crime com pena de prisão e multa, e indenizações diversas (Código Penal Leis N o e 6.895). SENAI Telefone Telefax SENAI on-line Home page Serviço Nacional de Aprendizagem Industrial Unidade de Gestão Corporativa SP Alameda Barão de Limeira, Campos Elíseos São Paulo - SP CEP 22- (XX) (XX) [email protected]

3 Curso Técnico em Mecatrônica Unidades de ensino: Faculdade SENAI de Tecnologia Mecatrônica Rua Niterói, 8 - Centro São Caetano do Sul - SP Tel: () Fax: () [email protected] Escola SENAI Anchieta Rua Gandavo, 55 - Vila Mariana São Paulo - SP Telefax: [email protected] Escola SENAI Roberto Simonsen Rua Monsenhor Andrade, Brás - 38 São Paulo SP Te: () Fax: () [email protected]

4

5 Apresentação O presente volume, Técnicas Digitais, apresenta conhecimentos teóricos de lógica digital e circuitos lógicos digitais. O objetivo deste volume é servir de apoio ao trabalho docente e fornecer material de referência aos alunos. Nele, procurou-se apresentar o conteúdo básico sobre os assuntos abordados, que são muito amplos e ricos. Por isso, a utilização de material de apoio, como manuais e catálogos dos fabricantes, vídeos e bibliografia extra, é aconselhável a fim de enriquecer sua aplicação. Aos docentes, desejamos que este material forneça um suporte adequado à sua atividade em sala de aula. Aos alunos, desejamos que ele seja não só a porta de entrada para o maravilhoso mundo da eletroeletrônica, mas também que indique os inúmeros caminhos que este mundo pode fornecer quando se tem curiosidade, criatividade e vontade de aprender.

6

7 Sumário Sistemas de numeração 7 Operações aritméticas 5 Portas lógicas básicas 2 Portas lógicas derivadas 3 Lógica combinacional 45 Codificadores e decodificadores 63 Circuitos aritméticos 69 Circuitos multiplexadores e demultiplexadores 8 Famílias lógicas 93 Flip-flops 9 Contadores 23 Registrador de deslocamento 35 Conversor D/A 45 Conversor A/D 65 Verificação de funcionamento dos flip-flops RS e JK 75 Implementação de sistema de partida de motor trifásico com flip-flops RS 79 Verificação de funcionamento de um flip-flop JK em um sistema de partida de um motor trifásico 83 Montagem de um contador assíncrono 87 Montagem de um contador utilizando o módulo CL 2 9 Montagem de um contador síncrono 93 Verificação de funcionamento de um contador em anel 95 Verificação de funcionamento de um conversor série-paralelo 97 Verificação de funcionamento de circuitos multiplexadores e demultiplexadores 2 Aplicação de circuitos multiplexadores e demultiplexadores 23 Verificação de funcionamento de um circuito conversor D/A 25 Bibliografia 27

8

9 Sistemas de numeração Neste capítulo, apresentaremos os sistemas de numeração que auxiliam o estudo das técnicas digitais e sistemas de computação. A partir do sistema decimal, estudaremos os sistemas binário e hexadecimal e o método de conversão entre esses sistemas. Para assimilar os conteúdos desta lição, é necessário que você conheça perfeitamente o sistema decimal. Sistemas de numeração Dos sistemas de numeração existentes, os mais utilizados são o decimal, o binário e o hexadecimal. Sistema de numeração decimal O sistema de numeração decimal utiliza dez algarismos para a sua codificação:,, 2, 3, 4, 5, 6, 7, 8 e 9. Assim, a base desse sistema é dez. Com esses dez algarismos, é possível representar qualquer grandeza numérica graças à característica do valor de posição. Desse modo, temos:! números que representam as unidades:,, 2, 3, 4, 5, 6, 7, 8, 9.! números que representam as dezenas:,, 2, 3, 4, 5...; nos quais o número da posição indica uma dezena e o outro dígito, a unidade.! números que representam as centenas:,, 2, 3, 4, 5, 6..., nos quais o valor de posição indica a centena, seguida pela dezena e pela unidade. Assim, por exemplo, o número 385 indica: SENAI 7

10 centenas dezenas unidades Ou seja: " 3 3 # " 3 " " 8 8 # " 8 " " 5 5 # " 5 " = 385 O número 385 também pode ser expresso por meio de uma potência de base dez: centenas Dezenas unidades " 3 3 # " 3 " " 8 8 # " 8 " " 5 5 # " 5 " 3 # # + 5 # Observação A potência da base indica o valor da posição do número. Sistema de numeração binário O sistema de numeração binário é empregado em circuitos lógicos digitais. Esse sistema possui apenas dois algarismos: e. Por isso, sua base é dois (dois dígitos). Cada dígito ou algarismo binário é chamado de bit (do inglês "binary digit", ou seja: dígito binário). Um bit é, pois, a menor unidade de informação nos circuitos digitais. 8 SENAI

11 A tabela a seguir mostra a correspondência entre números decimais e binários. Decimal Binário Decimal Binário Empregando a propriedade do valor de posição do dígito, podemos representar qualquer valor numérico com os dígitos e. Como a base da numeração binária é 2, o valor de posição é dado pelas potências de base 2, como mostra o quadro a seguir. Potências de base Valor de posição Binário O valor da posição é indicado pelo expoente da base do sistema numérico. Esse valor aumenta da direita para a esquerda. O valor da posição do bit mais significativo (de maior valor) será a base elevada a n - (n = número de dígitos). Por exemplo, é um número binário de 6 bits. Ao aplicar a fórmula, temos 6 - = 5. Assim, o bit mais significativo terá como valor de posição 2 5. Binário Valor de posição MSB (*) LSB (**) * MSB - do inglês most significant bit, ou seja, bit mais significativo. ** LSB - do inglês least significant bit, ou seja, bit menos significativo. A base é o elemento diferenciador entre um número do sistema binário e um do sistema decimal. Portanto, por ser um número base 2, é lido um, zero, um. Já, por ser um número de base, é ligado como cento e um. SENAI 9

12 Conversão de números do sistema binário para o decimal Para converter um número binário em decimal, deve-se multiplicar cada bit pelo seu valor de posição (que é indicado pela potência de base) e somar os resultados. Exemplo Na conversão de 2 para o sistema decimal, procede-se da seguinte forma: potência de binário valor de posição # 8 # 4 # 2 # n o decimal = Portanto, 2 = Observe a seguir uma tabela das potências de base 2. Potência Decimal Potência Decimal Conversão de números do sistema decimal para o sistema binário - Método prático A conversão de números do sistema decimal para o sistema binário é realizada efetuando-se divisões sucessivas do número decimal por 2 (base do sistema binário). Exemplo SENAI

13 O número binário é formado pelo quociente da última divisão e os restos das divisões sucessivas da direita para a esquerda: 29 = 2. Observação Todo número decimal par, ao ser convertido para binário, termina em zero. Por outro lado, todo o número decimal ímpar ao ser convertido para binário, terminará em um. Sistema de numeração hexadecimal O sistema de numeração hexadecimal tem a base 6. Os dezesseis símbolos que constituem a numeração hexadecimal são os seguintes algarismos e letras:,, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F. Este sistema é empregado em computação e em mapeamento de memórias de máquinas digitais que utilizam palavras de 4, 8 ou 6 bits. A tabela a seguir mostra a relação entre numeração decimal e a hexadecimal. Decimal Hexa Decimal Hexa Decimal Hexa B C D E F 26 A B C D E F Pela tabela, é possível observar que a contagem recomeça a cada 6 dígitos. Os valores de posição da numeração hexadecimal serão as potências de base 6. Observe o quadro a seguir. Potências de base Valores de posição SENAI

14 Conversão de números do sistema hexadecimal para o sistema decimal A conversão de um número hexadecimal é realizada de mesmo modo como nos sistemas já estudados. Ou seja, multiplicando-se cada dígito hexadecimal por seu valor de posição e somando-se os resultados. Exemplo Converter A8 6 em decimal. potências de número hexadecimal A 8 valor de posição # 256 # 6 8 # número decimal = 424 Portanto, A8 6 = 424 Conversão de números de sistema decimal para o sistema hexadecimal Para converter um número decimal em hexadecimal, executam-se divisões sucessivas do número decimal por 6, que é a base do sistema hexadecimal. O número hexadecimal será dado pelo último quociente e pelos restos das divisões. Exemplo O último quociente e os restos das divisões resultarão no número hexadecimal. Contudo, em número hexadecimal não existe o número 2. Na tabela já mostrada, vemos que a letra C em hexadecimal equivale ao número 2 decimal. Portanto, pela conversão, obtivemos o número 37C. Portanto, 242 = 37C. 2 SENAI

15 Conversão de números do sistema hexadecimal para o sistema binário A tabela a seguir mostra a correspondência entre o sistema hexadecimal e o binário. Hexadecimal Binário Hexadecimal Binário A B C D E F Pela tabela é possível observar que a cada código hexadecimal correspondem quatro dígitos binários. Desse modo, para converter cada algarismo ou letra do número hexadecimal no número binário correspondente. Esse número binário terá quatro dígitos. Exemplo Converter o número hexadecimal FACA 6 em seu correspondente no sistema binário. dígitos hexadecimais F A C A dígitos binários Portanto, FACA 6 = 2 Conversão de números do sistema binário para o hexadecimal Para converter um número binário em hexadecimal, basta separar o número binário, da direita para a esquerda, em grupos de quatro bits. Em seguida, converte-se cada grupo no algarismo hexadecimal correspondente. Observação Se não for possível formar um grupo de 4 bits, completa-se o grupo com zeros, ou seja:, por exemplo, daria. SENAI 3

16 Exemplo Converter 2 para o sistema hexadecimal dígitos binários número hexadecimal 4 D Na numeração hexadecimal não existe o número 3; em seu lugar usa-se a letra D. Portanto, o resultado da conversão será: 2 = 4D 6. 4 SENAI

17 Operações aritméticas Qualquer operação executada por equipamentos munidos de circuitos lógicos digitais é realizada necessariamente por meio de operações aritméticas ou lógicas entre palavras binárias. Neste capítulo, estudaremos as operações de adição, subtração e multiplicação, bem como as operações lógicas E, OU, NÃO efetuadas entre palavras binárias. Para compreender bem esse assunto, você precisa conhecer circuito integrado, operações lógicas e sistema binário. Operações aritméticas do sistema binário Para facilitar a compreensão de circuitos lógicos e aritméticos, tais como somadores e subtratores é necessário estudar as operações aritméticas de adição, subtração e multiplicação de números binários. Adição A operação de adição de números binários é idêntica à do sistema decimal. O sistema binário, como já sabemos, possui apenas dois algarismos: e. Para a realização da soma, existem as seguintes condições: + = + = + = + = e vai = (um, zero) SENAI 5

18 Observação Na condição + = (um, zero) está exemplificada a regra de transporte na qual é transportado para a coluna seguinte, ou seja, "vai um". Por exemplo, a soma de 2 + 2, de acordo com essas regras é realizada do seguinte modo: * * transporte ou vai-um Assim, = 2 Subtração O processo de subtração binária é igual ao de subtração decimal. As regras da subtração binária são: - = - = - = - = e "empresta um" Observação Na condição - = está exemplificada a regra de transporte na qual é emprestado da coluna seguinte. Veja, por exemplo, a subtração de 2-2 : Assim, 2-2 = 2 6 SENAI

19 Veja, agora, um exemplo com "empresta um": $ transporte ou empréstimo de Assim, 2-2 = 2 Subtração pelo "complemento" A subtração de números binários pode ser efetuada pela soma do complemento. Esse método possui três variações:! soma simples do complemento;! soma do complemento de ;! soma do complemento de 2. Subtração por soma simples do complemento Para realizar a subtração por soma simples do complemento, procede-se da seguinte forma:. determina-se o complemento do minuendo (transformando o em e o em ); 2. soma-se o subtraendo; 3. determina-se o complemento do resultado. Exemplo Subtrair 2 de 2 $ (complemento de ) + (complemento de ) Portanto, o resultado é 2. Pode-se provar a exatidão desse resultado comparando-se com o da subtração decimal: 2 $ 7-2 $ $ 5 2 SENAI 7

20 Subtração por soma do complemento de Esse método de subtração segue a seguinte seqüência:. determina-se o complemento de do subtraendo, transformando-se o em e o em ; 2. efetua-se a soma do minuendo com o complemento de do subtraendo; 3. soma-se o vai-um ao bit menos significativo. Exemplo Subtrair 2 de complemento de de " vai-um Soma do vai-um ao resultado: Portanto, é o resultado final. Pode-se comprovar esse resultado, comparando-o com o obtido na subtração decimal. - 2 $ 3 2 $ $ 7 Observação Se o subtraendo tiver menos dígitos do que o minuendo, deve-se completar com zeros as posições que faltarem antes de completar o subtraendo. Por exemplo: SENAI

21 O resultado pode ser provado se comparado com o resultado da operação executada com números decimais: 2 $ 9-2 $ $ 6 Subtração por soma do complemento de 2 O método de subtração pela soma do complemento de 2 segue a seguinte seqüência:. determina-se o complemento de do subtraendo; 2. soma-se ao subtraendo (complemento de ) a fim de obter o complemento de 2; 3. soma-se o minuendo com o complemento de 2 do subtraendo; 4. ignora-se o vai-um do resultado da soma. Exemplo Efetuar a seguinte subtração: 2-2 % complemento do subtraendo + % complemento de 2 do subtraendo % minuendo % complemento de 2 do subtraendo () Como o vai-um é ignorado, o resultado de 2-2 = 2. Multiplicação A multiplicação de números binários é feita do mesmo modo como no sistema decimal, ou seja:. =. =. =. = SENAI 9

22 Exemplo Multiplicar # SENAI

23 Portas lógicas básicas Os circuitos eletrônicos são divididos em dois grupos: circuitos analógicos e circuitos digitais. Nos circuitos analógicos, os componentes operam normalmente de forma contínua ou linear, como, por exemplo os amplificadores e as fontes reguladas. Os circuitos digitais, também chamados de chaveadores, empregam componentes que operam nos estados de corte ou saturação. É o caso de um transistor que, conectado a um circuito, em um momento está cortado e no outro, saturado. A partir deste momento, vamos começar a estudar os circuitos digitais. Antes, porém, serão apresentados conceitos básicos que você deverá aprender a fim de compreender melhor o funcionamento desse tipo de circuito. Eles são: estados ou níveis lógicos, funções lógicas e operações lógicas. Estados ou níveis lógicos Em sistemas digitais, trabalha-se com dois estados ou níveis lógicos, pois a eletrônica digital apoia-se no princípio da lógica que considera uma proposição verdadeira ou falsa. Assim, um ponto qualquer do circuito digital pode assumir apenas um de dois estados:! Ligado ou desligado! saturado ou cortado! alto ou baixo! com pulso ou sem pulso! fechado ou aberto! excitado ou desexcitado SENAI 2

24 Suponhamos, por exemplo, um circuito em que uma lâmpada é acionada por um interruptor. Nesse caso, a lâmpada pode assumir os dois estados: ligado ou desligado. Um relê, dentro de um circuito, assume os estados energizado ou desenergizado. Do mesmo modo, um transistor ligado como chave no circuito pode assumir os estados saturado ou em corte. Os sistemas digitais processam apenas os números binários (um) e (zero). Isso significa que se associarmos o valor binário a um estado ou nível lógico, associaremos o valor binário ao outro estado. Função lógica A função lógica (f) é uma variável dependente e binária. Seu valor é o resultado de uma operação lógica em que se relacionam entre si duas ou mais variáveis binárias. As funções lógicas operam com variáveis independentes (elementos de entrada em um circuito) e com variáveis dependentes (elementos de saída). Veja os circuitos a seguir. Convenção: A e B = Variáveis independentes (de entrada) Y ou S = Variável dependente (de saída) Normalmente, as variáveis lógicas independentes (de entrada) são representadas por letras maiúsculas A, B, C... N; as variáveis dependentes (de saída), por S ou Y. As funções lógicas têm apenas dois estados: o estado e o estado. 22 SENAI

25 Operações lógicas A relação entre duas ou mais variáveis que representam estados é estabelecida através de operações lógicas. As operações lógicas são:! produto ou multiplicação lógica;! soma lógica;! inversão. Essas operações, nos circuitos ou sistemas lógicos, são efetuadas por blocos denominados portas lógicas. Portas lógicas básicas Portas são unidades básicas de sistemas lógicos eletrônicos. Porta lógica é qualquer arranjo físico capaz de efetuar uma operação lógica. As portas lógicas operam com números binários, ou seja, com os dois estados lógicos e. Os sistemas digitais, mesmo os mais complexos como os computadores, são constituídos a partir de portas lógicas básicas. As portas lógicas básicas são três:! a porta E que realiza a operação produto ou multiplicação lógica;! a porta OU que realiza a operação soma lógica;! a porta NÃO ou inversora que realiza a operação inversão, ou negação ou complementação. Porta E A função E é aquela que assume o valor quando todas as variáveis de entrada forem iguais a ; e assume o valor quando uma ou todas as variáveis de entrada forem iguais a. SENAI 23

26 A operação E ("AND" em inglês), é a multiplicação ou o produto lógico de duas ou mais variáveis binárias. Essa operação pode ser expressa da seguinte maneira: Y = A # B. Essa expressão é lida da seguintes forma: a saída (Y) é igual a A e B. Observação O ponto (#) é uma função lógica e lê-se e. A figura a seguir mostra o circuito elétrico equivalente à porta E. Convenção: Chave Aberta = Chave Fechada = Lâmpada Apagada = Lâmpada Acesa = Neste circuito, a lâmpada (saída Y) acenderá () somente se ambas as chaves de entrada A e B estiverem fechadas (). A seguir, apresentamos todas as combinações possíveis das chaves A e B, assim como a respectiva tabela-verdade que é a forma de representação gráfica das funções lógicas. Combinações possíveis Tabela-verdade Chaves De entrada Saída (lâmpada) Entrada Saída B A Y B A Y Aberta aberta apagada Aberta fechada apagada Fechada aberta apagada Fechada fechada acesa 24 SENAI

27 Os símbolos ou blocos lógicos para a porta E são mostrados a seguir. Observe as duas variáveis de entrada A e B e a saída Y. Muitas vezes, um circuito lógico tem três variáveis, ou seja, uma porta E de três entradas (A, B e C) e uma saída (Y). Neste caso, a operação será expressa assim: A. B. C = Y ou Y = A. B. C. Os símbolos da porta E com três variáveis de entrada são mostrados a seguir. Observação É possível construir uma porta E de três entradas empregando duas portas E de duas entradas. A ilustração a seguir mostra o diagrama de blocos lógicos da porta E de três entradas bem como seu circuito elétrico equivalente. SENAI 25

28 As combinações possíveis da operação E com três variáveis e a tabela-verdade correspondente são apresentadas a seguir. Combinações possíveis Tabela verdade Chaves Saída de entrada (Lâmpada) Entradas Saídas C B A Y C B A Y aberta aberta aberta apagada aberta aberta fechada apagada aberta fechada aberta apagada aberta fechada fechada apagada fechada aberta aberta apagada fechada aberta fechada apagada fechada fechada aberta apagada fechada fechada fechada acesa Porta OU A função OU é aquela que assume valor quando uma ou mais variáveis de entrada forem iguais a ; e assume o valor quando todas as variáveis de entrada forem iguais a. A operação OU, executada pela porta OU ("OR" em inglês) é a soma lógica de duas ou mais variáveis binárias. Essa operação é expressa do seguinte modo: Y = A + B. A expressão é lida da seguinte forma: a saída Y é igual a A ou B. Observação O símbolo (+) nesta expressão significa OU. A figura a seguir mostra o circuito elétrico equivalente à porta OU. Convenção: Chave Aberta = Chave Fechada = Lâmpada Apagada = Lâmpada Acesa = 26 SENAI

29 A lâmpada (Y) acenderá quando ou a chave A ou a chave B estiver fechada. Ela também acenderá quando A e B estiverem fechadas. Quando A e B estiverem abertas, a lâmpada não acenderá. A seguir veja as combinações possíveis das chaves e também a tabela-verdade da função OU. Combinações possíveis Tabela-verdade Chaves Saída de entrada (lâmpada) Entrada Saída B A Y B A Y aberta aberta apagada aberta fechada acesa fechada aberta acesa fechada fechada acesa Observe, nas tabelas, como a saída do circuito OU é ativada quando pelo menos uma ou todas as chaves estiverem fechadas. Os símbolos lógicos da porta OU com duas entradas (A e B) e a saída (Y) estão esquematizados na ilustração a seguir. Uma porta OU de três entradas apresenta as variáveis A, B e C para as entradas e Y para a saída. Neste caso, a operação será expressa da seguinte forma: A + B + C = Y Os símbolos da porta OU com três variáveis de entrada são mostrados a seguir. SENAI 27

30 Observação É possível construir uma porta OU de três entradas utilizando duas portas OU de duas entradas. A ilustração a seguir mostra o diagrama de blocos lógicos da porta OU de três entradas, bem como seu circuito elétrico equivalente. Observe agora a tabela das combinações possíveis da porta OU de três variáveis e sua respectiva tabela-verdade. Combinações possíveis Tabela verdade Chaves Saída de entrada (Lâmpada) Entradas Saídas C B A Y C B A Y aberta aberta aberta apagada aberta aberta fechada acesa aberta fechada aberta acesa aberta fechada fechada acesa Fechada aberta aberta acesa Fechada aberta fechada acesa Fechada fechada aberta acesa Fechada fechada fechada acesa Porta NÃO A função NÃO, ou função complemento, ou ainda, função inversora é a que inverte o estado da variável de entrada. Se a variável de entrada for, ela se tornará na saída. Se a variável de entrada for, ela se tornará na saída. 28 SENAI

31 A operação lógica inversão é realizada pela porta lógica NÃO ("NOT" em inglês). Ela consiste em converter uma dada proposição em uma proposição a ela oposta. É expressa da seguinte maneira: Y & A. Essa expressão é lida da seguinte forma: saída Y é igual a não A pois o traço sobre o A significa não. Para o A pode-se dizer também A barrado ou A negado. Veja a seguir o circuito elétrico equivalente a uma porta NÃO e seus símbolos lógicos. Convenção: Chave Aberta = Chave Fechada = Lâmpada Apagada = A lâmpada Y acenderá () quando a chave A estiver aberta (). Quando a chave A estiver fechada (), a lâmpada não acenderá. Veja a seguir, as combinações possíveis da chave e a respectiva tabela-verdade. Combinações possíveis Tabela verdade Chaves de Saida entrada (lâmpada) Entrada Saída A Y A Y aberta acesa fechada apagada Quando houver negação de uma variável já negada, ( A, que se lê: A barrado barrado; ou ainda, não não A), o resultado será a própria variável, ou seja: Y & A & A. Em uma expressão, quando o traço estiver sobre uma variável, somente essa variável é negada. Por exemplo, na expressão A B & Y, somente a variável A é negada. SENAI 29

32 O diagrama de blocos dessa expressão apresenta a seguinte configuração: Quando o traço estiver sobre toda a expressão, ou seja, expressão é que será negado. Y & A ' B, o resultado da Essa expressão é representada pelo diagrama de blocos mostrado a seguir. Observe que a negação atua sobre a saída da porta OU, que é o resultado da expressão. Pode-se demonstrar essa afirmação pela tabela-verdade da expressão A ' B & Y. Entrada A B A + B A ' B Y 3 SENAI

33 Portas lógicas derivadas Os sistemas digitais mais complexos como os computadores de grande porte, são construídos a partir das portas lógicas básica E, OU e NÃO. A partir dessas portas podem-se construir quatro outras portas denominadas de portas lógicas derivadas. Elas são: porta NE (ou NÃO E), a porta NOU (ou NÃO OU), a porta OU EXCLUSIVO e a porta NÃO OU EXCLUSIVO. Neste capítulo serão estudados os símbolos lógicos, a tabela-verdade e a expressão booleana das portas lógicas derivadas usadas em sistemas digitais. Vamos iniciar esse estudo por alguns conceitos da álgebra de Boole e que são necessários ao estudo da lógica digital. Para isso, é preciso ter conhecimentos anteriores sobre portas lógicas básicas e construção de tabela-verdade. Álgebra de Boole A Álgebra de Boole é a parte da matemática destinada à análise e projetos de sistemas lógicos. Seu criador foi o matemático George Boole (85-864). A álgebra booleana opera com variáveis que só podem assumir dois valores lógicos, usando para isso números binários. Assim, por exemplo, tanto a variável A, como a B e a Y podem assumir os valores ou. A álgebra booleana é aplicada aos sistemas digitais que também trabalham com dois estados ou níveis lógicos. Assim, para operar matematicamente dentro dos princípios da álgebra booleana, basta associar o valor binário a um dos estados lógicos e o valor binário ao outro estado. SENAI 3

34 Operações lógicas fundamentais Na álgebra booleana, as operações lógicas básicas são três: Operação Expressão Lê-se Multiplicação ou produto lógico - E A # B A e B Adição ou soma lógica - OU A + B A ou B Negação ou A barrado ou A complementação - NÃO não A Operação produto lógico A operação produto lógico (ou multiplicação) permite obter uma nova proposição (saída Y) a partir de duas ou mais proposições (variáveis A, B, C... N), ligadas pela palavra E. A expressão algébrica booleana para a operação E é: Y = A # B A expressão booleana da operação E com três variáveis é: Y = A # B # C A operação E é definida pela tabela a seguir. A B Y (A# B) Lembre-se de que a porta E pode ter duas ou mais entradas e terá sempre uma única saída. Essa saída terá o estado somente quando todas as entradas tiverem o estado. 32 SENAI

35 Propriedades da operação E As propriedades da operação E e as respectivas expressões booleanas são as seguintes:! associativa: A (BC) = (AB) C! comutativa: AB = BA! distributiva: A + (BC) = (A + B) (A + C) A título de exemplo, vamos demonstrar como, através da tabela-verdade, pode-se provar a propriedade associativa da operação E. A (BC) = (AB) C Y Y 2 A B C (B # C) A (BC) (A # C) (AB) C Observação As colunas dos resultados ou saída (Y) apresentam, linha por linha, os mesmos valores. Isso prova que A (BC) = (AB) C. Identidades básicas A operação E possui as seguintes identidades básicas: a) A # = b) A # = A c) A # A = A d) A # A = Observação É o postulado da multiplicação lógica que determina as regras da multiplicação booleana, ou seja: a) (A) # (B) = (Y) b) # = c) # = d) # = e) # = SENAI 33

36 Vamos agora analisar cada identidade básica a partir desse postulado. a) A # = Postula-se que todo número multiplicado por (zero) é igual a (zero). Temos assim as seguintes possibilidades: (A) # (B) = (Y) Se A = $ # = Se A = $ # = Assim, A # = b) A # = A Demonstramos que se : (A) # (B) = (Y) A = $ # = A = $ # = Portanto: A # = A c) A # A = A Existem duas possibilidades: (A) # (B) = (Y) Se A = $. = A = $ # = Portanto, A # A = A d) A # A = Analisando as possibilidades: (A) # (B) = (Y) Se A = e A = $ # = A = e A = $ # = Portanto: A # A = Operação soma lógica A operação soma ou adição lógica permite uma nova proposição (saída Y) a partir de duas ou mais proposições (variáveis A, B, C... N), ligadas pela palavra OU. A expressão algébrica booleana da operação OU é: Y = A + B. A saída é igual a A ou B. A expressão booleana da operação OU com três variáveis será: Y = A + B + C. 34 SENAI

37 A operação OU é definida pela tabela mostrada a seguir. A B Y (A + B) A porta OU pode ter duas ou mais entradas e uma só saída. Essa saída terá o estado quando pelo menos uma ou todas as entradas tiverem o estado. Propriedades da operação OU As propriedades da operação OU e as respectivas expressões booleanas são as seguintes:! associativa: A + (B + C) = (A + B) + C! comutativa: A + B = B + A! distributiva: A (B + C) = AB + AC A título de exemplo, a propriedade distributiva da operação OU A (B + C) = AB + AC, é demonstrada a seguir por meio da tabela-verdade. Y Y 2 A B C (B + C) A (B + C) A (B + C) (A # C) AB + AC Observação As colunas dos resultados ou saídas apresentam, linha por linha, os mesmos valores. Isso prova que: A (B + C) + AB + AC SENAI 35

38 Identidades básicas A operação OU possui as seguintes identidades básicas: a) A + = A b) A + = c) A + A = A d) A + A = Observação O postulado da adição determina as regras da adição dentro da álgebra booleana. (A) + (B) = (Y) a) + = b) + = c) + = d) + = A partir desse postulado é possível analisar cada identidade básica. a) A + = A As possibilidades são: (A) + (B) = (Y) se A = $ + = A = $ + = O resultado será, portanto, sempre A. b) A + = c) A + A = A (A) + (B) = (Y) se A = $ + = A = $ + = O resultado será sempre. Portanto, A + = (A) + (B) = (Y) se A = $ + = A = $ + = Conclui-se que ao efetuar a soma lógica da mesma variável, o resultado será essa mesma variável. d) A + A = É possível demonstrar que sempre que efetuarmos a soma lógica de uma variável ao seu complemento, o resultado será. (A) + (B) = (Y) Se A = e A = $ + = A = e A = $ + = 36 SENAI

39 Operação inversão A operação lógica inversão ou negação ou complementação consiste em converter uma proposição dada numa proposição a ela oposta. A expressão algébrica booleana da operação não de acordo com o enunciado é: A = A (a entrada A é igual à saída não A). A operação NÃO é definida pela seguinte tabela: A Y (A) A operação inversão, executada pela porta NÃO, tem apenas uma entrada e uma saída. A saída terá o estado quando a entrada for, pois a negação ou oposto de é. Identidades básicas As identidades básicas da operação NÃO são: (A) (B) (Y) a) A + A = b) A # A = c) A = A Observação Ao complemento de A, chamamos A (lê-se: não A ou A barrado). Desse modo, temos: A = A = A = A = a) A + A = (A) (B) (Y) Se A = e A = $ + = A = e A = $ + = Portanto, A ou A =. SENAI 37

40 b) A A = (A) (B) (Y) Se A = e A = $ # = A = e A = $ # = Portanto, A e A =. c) A = A (não não A = A) Se A = A = ; então A = Portanto, A = A Ou, A = $ A =, donde: A = Portanto, A = A. Portas lógicas derivadas As portas lógicas derivadas são:! porta NÃO E ou NE;! porta NÃO OU ou NOU;! porta OU EXCLUSIVO ou XOU;! porta NÃO OU-EXCLUSIVO ou XNOU Porta NÃO E (NE) Quando um inversor é conectado à saída de uma porta E, obtemos uma porta NÃO E ("NAND" em inglês), cujos diagramas de blocos são mostrados a seguir. Nos diagramas, as entradas A e B são submetidas a uma operação E (A # B). em seguida, A # B é invertida pela porta NÃO formando à saída a seguinte expressão booleana. Y & A. # B O traço sobre A. # B indica a inversão do produto A e B. 38 SENAI

41 A operação NÃO E é uma composição da operação E com a operação NÃO. Isso significa que ela resulta na função E invertida. Isso pode ser verificado na tabelaverdade a seguir. Entrada Saída A B (A# B) ( A # B) Os símbolos lógicos da porta NE são mostrados a seguir. A porta NÃO E como outros blocos lógicos pode ter duas ou mais entradas. É uma porta amplamente usada em sistemas digitais e é considerada a porta universal. Observação É possível obter um circuito NÃO E de várias entradas. Para isso, basta ligar as entradas em paralelo de modo que elas constituam uma única entrada, conforme mostra a ilustração a seguir. SENAI 39

42 Porta NÃO OU Quando se conecta um inversor à saída de um porta OU, obtemos uma porta NOU ("NOR" em inglês). O diagrama de blocos a seguir indica como é formada uma porta NOU. Nesse circuito, uma porta OU está conectada a um inversor. As entradas A e B são submetidas a uma operação OU (A + B). Em seguida, A + B é invertida pela porta NÃO, formando à saída a seguinte expressão booleana: Y & A ' B. A tabela-verdade a seguir mostra a operação da porta NOU. A coluna de saída da porta NOU é o complemento ou inversão da operação OU. Entrada Saída A B (A + B) A ' B A operação NÃO OU resulta verdadeira () quando todas as variáveis de que dependa são falsas (). Veja a seguir, os símbolos lógicos da porta NÃO OU. 4 SENAI

43 Porta OU-EXCLUSIVO (XOU) A porta OU-EXCLUSIVO ("XOR" em inglês) é ativada somente quando na entrada aparecer um número ímpar de uns. Ou, a saída será quando as variáveis de entrada forem diferentes. Na tabela-verdade a seguir, observe que as entradas das linhas 2 e 3 têm um número ímpar de uns. Entrada Saída A B Y Observe agora a expressão booleana da porta XOU extraída da tabela-verdade: Y & A # B ' A # B. Com essa expressão booleana, pode ser desenvolvido um circuito lógico usando portas E, OU e inversoras. Os circuitos mostrados podem ser também representados da seguinte maneira. Este circuito executa a função lógica XOU. A entrada A e a entrada B são submetidas juntas e exclusivamente a uma operação OU. SENAI 4

44 Veja a seguir os símbolos lógicos da porta XOU. A expressão booleana A ( B & Y é uma expressão XOU simplificada. O símbolo ( significa OU-EXCLUSIVO em álgebra booleana. A expressão Y & A ( B é lida da seguinte maneira: a saída é igual a A OU- EXCLUSIVO B. Porta NOU-EXCLUSIVO (XNOU) - Equivalência A porta NOU-EXCLUSIVO ("XNOR" em inglês) executa a operação NÃO OU- EXCLUSIVO que é a inversão do resultado da operação XOU (OU-EXCLUSIVO). Veja a seguir a tabela-verdade da porta NOU-EXCLUSIVO de duas entradas: Entrada Saída A B ( A ( B ) ( A ( B ) Observe que a saída da operação XNOU é a inversão da operação XOU. Portanto, se a expressão algébrica booleana de XOU é Y & A ( B, a expressão booleana de XNOU é a negação ou inversão de XOU, ou seja: Y & A ( B. Enquanto a porta XOU é um detetor de número ímpar de uns, a porta XNOU detecta números pares de uns. A porta XNOU produzirá uma saída quando um número par de uns aparecer nas entradas. 42 SENAI

45 O diagrama de blocos da porta XNOU é mostrado a seguir. Observe como uma saída da porta XOU é invertida, dando a função NOU- EXCLUSIVO. Veja a seguir os símbolos lógicos da porta XNOU. SENAI 43

46

47 Lógica combinacional Você já sabe que os circuitos lógicos correspondem a equações booleanas que, por sua vez, são extraídas da tabela-verdade. Contudo, construir circuitos lógicos diretamente das expressões booleanas da tabelaverdade é um processo complexo. Esses circuitos podem ser simplificados, o que facilita sua montagem e diminui o custo do sistema pela economia dos blocos lógicos necessários a sua construção. Neste capítulo, vamos estudar os postulados, teoremas, propriedades e identidade da álgebra booleana. Isso nos permitirá realizar a simplificação das expressões booleanas o que facilitará muito a execução dos circuitos combinatórios, ou seja, aqueles cuja saída depende das combinações das variáveis de entrada. Para estudar este capítulo, é importante ter os seguintes conhecimentos da álgebra booleana: propriedades e identidades básicas. Teorema de De Morgan Os teoremas de De Morgan são empregados para simplificar as expressões algébricas booleanas. Primeiramente, vamos demonstrar e comparar as leis postuladas por De Morgan. Em seguida, veremos a aplicação desses postulados. Teorema : O complemento do produto é igual à soma dos complementos. Ou seja: A # B & A ' B SENAI 45

48 Veja, com o auxílio da tabela-verdade, como os resultados de cada termo das expressões são iguais. A B A B A # B A # B A + B Este teorema pode também ser deduzido pela equivalência entre blocos lógicos, como por exemplo: A # B (porta NE) % $ A ' B (porta OU) Esse teorema pode ser aplicado para mais de duas variáveis: A # B # C #...N & ( A ' B ' C '...N) Teorema 2: O complemento da soma é igual ao produto dos complementos. A ' B & A # B Este teorema é a extensão do primeiro. Assim, podemos escrever: A ' B ' C '...N & ( A # B # C #...N) 46 SENAI

49 A aplicação desse teorema é demonstrada pela equivalência entre blocos lógicos. A ' B (porta NOU) A # B (porta E) Generalizando: Com o auxílio do teorema de De Morgan, é fácil realizar a transferência de expressão booleana de termos mínimos para a de termos máximos. Observação Entende-se por expressão booleana de termos mínimos, a expressão booleana resultante da soma de produtos. Expressão booleana de termos máximos é aquela que resulta do produto das somas. Equações lógicas Para resolver qualquer problema, ou antes de iniciar um projeto lógico, constrói-se primeiramente a tabela-verdade. Da tabela-verdade, extrai-se a expressão booleana correspondentes à operação exata de um circuito digital. Expressão booleana de soma de produtos Pela análise da tabela-verdade de um operação OU-EXCLUSIVO, vamos mostrar como extrair uma expressão booleana de soma de produtos A B Y A # B A # B SENAI 47

50 A tabela-verdade mostra que apenas as linhas 2 e 3 da tabela geram a saída. Na linha 2, as variáveis de entrada correspondem a não A e B ( A # B ). A outra combinação de variáveis que gera é a da linha 3. Essas variáveis são o produto A # B. A B Y Ao realizar a soma desses produtos ( A # B ' A # B ), temos a expressão booleana completa, ou seja: Y & A # B ' A # B Esta é uma expressão de soma de produtos ou de termo mínimo. A expressão booleana Y & A # B ' A # B constitui-se num circuito de portas lógicas E-OU cujo diagrama de blocos lógicos é mostrado a seguir. Assim para a elaboração de um projeto lógico, deve-se:! construir a tabela-verdade;! determinar a partir da tabela-verdade, a expressão booleana de termos mínimos (soma de produtos);! a partir da expressão booleana de termos mínimos, esquematizar o circuito lógico. 48 SENAI

51 Expressão booleana de produto de somas Pela análise de uma operação OU-EXCLUSIVO, vamos demonstrar como extrair uma expressão booleana de produtos de somas. A B Y A # B A # B Na tabela-verdade, vemos que as linhas e 4 geram a saída. Dessas linhas será extraída a expressão booleana. Pelos resultados, chega-se à saída Y. A expressão booleana será: Y & A # B ' A # B Para chegar à saída Y, inverte-se a expressão: Y & A # B ' A # B Para simplificar essa expressão, aplica-se primeiramente o segundo teorema de De Morgan. Isso resulta na seguinte expressão: Y & A # B # A # B Aplicando, nessa expressão, o primeiro teorema de De Morgan, obteremos: Y & A ' B # A ' B Sabendo-se que duas negações equivalem a uma afirmação, então: Y & A ' B # A ' B Aplicando, então, a identidade básica em ambos os termos, chegamos a: Y & (A ' B) # (A ' B) SENAI 49

52 Essa expressão resultante é uma expressão de produto de somas ou de termo máximo. Agora você já sabe que as expressões booleanas podem ser tiradas de duas maneiras:! a partir dos uns de saída (termos mínimos ou soma de produtos).! a partir dos zeros (termos máximos ou produto da soma). Contudo, antes de extrair a expressão booleana de uma tabela-verdade, convém verificar que método oferece maior facilidade: tirar a expressão pelos uns ou pelos zeros Observe que na tabela verdade a seguir, é mais fácil extrair a expressão booleana pelos zeros (termos máximos ou produto da soma), pois pelos uns a expressão booleana seria mais longa e mais complexa. A B C Y o Termo A # B # C & Y o Termo A # B # C & Y Temos então, a expressão booleana das variáveis das linhas 5 e 8. Quando submetidas ao teorema de De Morgan, estas variáveis darão um termo da expressão booleana: o Termo 2 o Termo Y= ( A # B # C) + (A # B # C) Y = ( A ' B ' C) # ( A ' B ' C) Y = ( A ' B ' C) # ( A ' B ' C) Portanto, a expressão booleana de termos máximos (produto de somas) será: Y & (A ' B ' C) # (A ' B ' C) 5 SENAI

53 O diagrama de blocos OU-E, a seguir é a implementação da expressão retirada da tabela-verdade. Observe que as saídas das portas OU estão alimentando uma porta E. Aplicação dos teoremas de De MOrgan e de equações lógicas booleanas As leis e as propriedades fundamentais da operação da álgebra booleana permitem resolver problemas e projetos lógicos em diversas áreas. Através de um exemplo, vamos demonstrar a aplicação desses princípios. Exemplo No setor de operação de uma empresa, um alarme deverá disparar toda a vez que ocorrer uma das seguintes situações:! faltar energia elétrica, o gerador auxiliar não entrar em funcionamento e as luzes de emergência não acenderem; ou! faltar energia elétrica, o gerador auxiliar funcionar e as luzes de emergência não acenderem; ou! houver energia elétrica, o gerador auxiliar funcionar e as luzes de emergência não acenderem; ou! houver energia elétrica, o gerador auxiliar funcionar e as luzes de emergência acenderem. Observação Lembre-se de que os passos a serem seguidos para resolver um problema lógico são:! a elaboração da tabela-verdade; SENAI 5

54 ! a extração da equação lógica;! a execução do circuito ou diagrama de blocos lógicos. Para elaborar a tabela verdade deste problema, observamos que há três variáveis a considerar:! a energia elétrica (A);! o gerador auxiliar (B);! as luzes de emergência (C). Uma vez identificadas as variáveis de entrada, estabelecemos a convenção em binário para as situações existentes:! falta de energia = existência de energia =! funcionamento do gerador = não-funcionamento do gerador =! luzes de emergência acesas = luzes de emergências apagadas =! alarme disparado = alarme não disparado = A tabela resultante é: A B C Y Observação A saída Y = é resultado das proposições dadas. Vejamos, por exemplo, a primeira proposição: se faltar energia elétrica (), o gerador auxiliar não entrar em funcionamento (), e as luzes de emergência não acenderem, o alarme disparará (). Tal situação está representada na linha 5 da tabela (). As demais situações nas linhas em que a saída for Y =. 52 SENAI

55 Montada a tabela-verdade, extraímos a expressão algébrica booleana a partir das situações em que Y =. Dessa forma, teremos a expressão booleana de termos mínimos ou de soma de produtos. Na tabela-verdade montada, as linhas 3, 4, 5 e 7 geram a saída (Y = ). Para a linha 3 gerar a saída, temos as variáveis de entrada uma operação E: A e B e C unidas por A # B# C Para a linha 4 gerar a saída, as entradas são expressão: A e B e C. Isso corresponde à A # B # C Na linha 5, temos as entradas A e B e C. A expressão booleana é: A # B # C Na linha 7, as entradas são A e B e C. A expressão booleana é: A # B # C A expressão booleana total será composta pela interligação desses quatro termos por uma operação OU. Y = A # B# C + A # B # C + A # B # C + A # B # C Essa expressão, também chamada expressão canônica, pode ser representada pelo diagrama de blocos de portas E e OU mostrado a seguir. SENAI 53

56 A expressão canônica que apresenta uma operação soma lógica (porta OU) como principal, é chamada de soma de produtos. Como vimos antes, a expressão booleana pode também ser extraída a partir dos resultados Y =. A expressão assim obtida será um produto de somas. No caso do exemplo apresentado, a tabela-verdade apresenta Y = nas linhas, 2, 6 e 8. A B C Y A # B # C 2 A # B # C A # B # C 7 8 A # B # C A expressão booleana final é: A # B # C + A # B # C + A # B # C + A # B # C = Y Inverte-se a equação para obter a expressão de Y: Y = A # B # C + A # B # C + A # B # C + A # B # C Aplicando-se o Teorema de De Morgan, tem-se Y & A.B. C ' A.B. C ' A.B. C ' A.B. C Simplificando a equação pela aplicação do teorema de De Morgan, temos: Y & A ' B ' C. A ' B ' C. A ' B ' C. A ' B ' C 54 SENAI

57 Embora essa expressão se apresente de forma diferente (produto das somas) daquela extraída pelos resultados Y = (soma dos produtos), ambas são iguais, o que pode ser comprovado por meio da tabela-verdade como é mostrado a seguir. Y = A # B # C + A # B # C + A # B # C + A # B # C A B C A # B # C A # B # C A # B # C A # B # C Y Y & A ' B ' C. A ' B ' C. A ' B ' C. A ' B ' C A B C A ' B ' C A ' B ' C A ' B ' C A ' B ' C Y Teoremas de absorção Os teoremas de absorção são os que definem identidades utilizadas para a simplificação de expressões booleanas. Quatro são os teoremas de absorção: A (A + B) = A A + AB = A A + AB = A + B A. ( A + B) = A. B SENAI 55

58 Esses teoremas podem ser demonstrados de dois modos: pela tabela-verdade ou pela aplicação de postulados, propriedades e teoremas da álgebra booleana. Teorema A (A + B) = A Aplicando a propriedade distributiva, temos a expressão: A [. ( + B)] = A Aplicando o princípio da identidade básica, temos: ( + B) = A (. ), donde se conclui: A = A Teorema 2 A + A. B = A Aplicando a tabela-verdade, provamos que A + A. B = A A B A. B A + B Observe que as colunas A e A + A. B são iguais. Teorema 3 A + A B = A + B Pela propriedade distributiva, obtemos a equação: A + A. A + B = A + B Pela identidade básica, obtemos: A + A = Dado que. A + B = A + B, concluímos que A + B = A + B. Assim, fica provado que: A + A B = A + B 56 SENAI

59 Teorema 4 A. ( A + B) = A. B Empregando a tabela-verdade, obtemos: A B A A + B A. ( A + B) A. B Verifique que A. ( A + B) = A, o que comprova as respectivas colunas da tabelaverdade. Simplificação de expressões algébricas De modo geral, a expressão booleana extraída da tabela-verdade é longa e complexa, embora essa expressão seja a base da construção do circuito lógico. Para que o circuito se torne mais prático, as expressões booleanas podem ser simplificadas por meio de dois métodos:! o método algébrico, que emprega os postulados, as propriedades, as identidades e os teoremas da álgebra de Boole;! o método prático que utiliza mapas para a simplificação. Método algébrico de simplificação Na simplificação de expressões booleanas pelo método algébrico, não há ordem determinada a ser seguida. Conforme a necessidade, aplicam-se os postulados, as propriedades, os teoremas e as identidades até obter uma forma reduzida da expressão original. Exemplo Dada a expressão: Y = A # B # C + A # B # C + A # B # C + A # B # C Aplica-se a propriedade distributiva nos termos e 2 e o resultado obtido será o seguinte: Y = ( A + A). B # C + A # B # C + A # B # C 3 4 SENAI 57

60 Pela identidade básica, obteremos: A + A = e. B # C = B # C Portanto: Y = B # C + A # B # C + A # B # C 2. Aplica-se igualmente a propriedade distributiva nos termos 3 e 4 e o resultado será: Y = B # C + B # C. ( A + A) Pela identidade básica, obteremos: A + A = e. B # C = B # C Portanto, Y = B # C + B # C Aplicando novamente a propriedade distributiva, obteremos: Y & B # (C ' C) ( C ' C) = e. B = B Assim, a forma final da expressão será: Y = B Método gráfico de simplificação (mapas de Karnaugh) A simplificação de expressões algébricas booleanas é um processo complexo e trabalhoso e pode apresentar resultado falso. O método de simplificação por meio de mapas de Karnaugh (método gráfico) oferece maior facilidade e segurança no processo de simplificação. 58 SENAI

61 Esses mapas permitem simplificar expressões booleanas com qualquer número de variáveis. Para cada expressão booleana, deve-se construir um mapa com diferentes números de casas. Assim:! expressões booleanas com duas variáveis (A, B) terão quatro casas (22): A A A B As variáveis, neste caso, podem ser A, B (A e B seriam as outras possibilidades)! expressões com três variáveis (A, B, C) terão 8 casas (23). BC BC BC BC A A! expressões com quatro variáveis terão dezesseis casas (24). CD CD CD CD AB AB AB AB A disposição das variáveis nas linhas horizontais e nas colunas pode ser feita em qualquer combinação de variáveis. O que se deve observar é que de uma casa para outra haja mudança em apenas uma variável. Por exemplo, na expressão com as variáveis A. B. C. D:! nas linhas horizontais, qualquer combinação pode dar início à seqüência. Iniciamos AB. AB AB AB AB SENAI 59

62 ! nas colunas, pode-se iniciar também por qualquer combinação; a cada coluna muda-se apenas uma variável. CD CD CD CD A casa formada pela intersecção de uma coluna com uma linha corresponde a uma combinação das variáveis de entrada, como acontece na tabela-verdade. Veja exemplo abaixo. A B C Y Utilização do mapa de Karnaugh Vamos tomar como exemplo a seguinte expressão extraída de uma tabela-verdade qualquer: Y = A # B # C + A # B # C + A # B # C + A # B # C + A # B # C Para simplificar a expressão, constrói-se, primeiramente, o mapa de acordo com o número de variáveis. No exemplo dado, três são as variáveis (23). A A BC BC BC BC 6 SENAI

63 O processo de simplificação é o seguinte:. Colocar nas casas de acordo com os termos da expressão. BC BC BC BC A A 2. Colocar ou deixar em branco as demais casas, cujos termos não correspondem à expressão. Observação O mapa poderá ser feito de outra forma, mas o resultado será o mesmo. 3. Enlaçar a maior quantidade de uns adjacentes em grupos de 2, 4 e 8 uns no mesmo laço como é mostrado a seguir. Observações! Não deixar nenhum número fora do laço; o mesmo número pode fazer parte de dois laços.! A primeira e a última linhas do mapa, assim como a primeira e e última colunas também são adjacentes. Verifique que os uns pertencentes à primeira e última colunas estão unidos pelo mesmo laço.! Não importa a maneira de enlaçar os uns, as respostas serão iguais e irão satisfazer a tabela-verdade. 4. Extrair a expressão simplificada, conforme mostramos a seguir. o laço: separar as variáveis comuns dos termos: ABC, ABC, ABC, ABC B 2 o laço: separar as variáveis comuns dos termos: ABC, ABC AB SENAI 6

64 Para obter a expressão booleana simplificada, basta juntar ostermos separados da expressão booleana de soma lógica. Ou seja: B + AB = Y Observação Há situações em que uma mesma variável pode assumir o nível ou sem influenciar o estado de saída. Nesta situação, o estado da variável é irrelevante. Por exemplo, um interruptor, ao ser ligado acende a lâmpada. Contudo, se a lâmpada estiver queimada, tanto faz o interruptor estar ligado ou desligado: a lâmpada não acenderá. Esta situação pode ser comprovada na tabela-verdade a seguir. A B Y X Convenção A - lâmpada boa = lâmpada queimada = B - interruptor ligado = interruptor desligado = Observe na linha 2 que o estado da variável B (interruptor) é irrelevante. Isso é indicado por um A ao invés de ou. Contudo, nos mapas de Karnaugh, quando a variável for irrelevante, deve-se considerá-la como estado, porque isso tornará menor a equação resultante da simplificação. 62 SENAI

65 Codificadores e decodificadores Os equipamentos digitais podem processar somente os bits e. Como os códigos digitais usados nos sistemas digitais não são conhecidos pela maioria das pessoas, há necessidade de conversores para interpretar esses códigos. Essa tarefa é realizada pelos decodificadores e codificadores. Para estudar o conteúdo deste capítulo com mais facilidade, é necessário ter conhecimentos sobre aritmética binária, portas lógicas tabela-verdade. Tipos de decodificadores Existem dois tipos de decodificadores:! decodificador que ativa uma saída por vez;! decodificador que ativa uma combinação de saídas para cada combinação de entradas O decodificador que ativa uma saída por vez tem n entradas e apresenta 2 combinações de saída. Assim, um decodificador de três entradas terá 8 saídas (23). Esses decodificadores são usados no acionamento de relês em comutadores seqüenciais e na seleção de endereços de memória. SENAI 63

66 O circuito é constituído por uma associação de portas E e inversores como se pode ver na ilustração a seguir. Esse decodificador tem duas entradas e quatro saídas. Observe que somente uma saída por vez é ativada. Entradas Saídas A B A B C D Os decodificadores que ativam combinações na saída são utilizados no acionamento de indicadores visuais ("displays") de sete segmentos. Esse tipo de decodificador possui quatro entradas e sete saídas que são ativadas em grupos para poder recriar no display os números ou os caracteres. Á figura a seguir mostra a decodificação do número binário em código BCD que acende os LEDs correspondentes aos segmentos que formarão o número decimal SENAI

67 O circuito a seguir representa a estrutura de um decodificador de sete segmentos formado por blocos lógicos básicos. Muitas vezes, é necessário que uma informação aplicada à entrada de um decodificador seja memorizada indicando o mesmo número durante um certo período de tempo. Mesmo que durante esse tempo a entrada receba outras informações, a saída deverá ficar inalterada. Essa função é realizada pelo "latch", uma memória de biestáveis. SENAI 65

68 Latch Latch (trinco, em inglês) é um circuito de memória utilizado para armazenar um código digital através de um sinal habilitador. Após terem sido habilitadas, as saídas QA. QB, QC QD terão os mesmos níveis lógicos das entradas A, B, C e D. Mesmo que as entradas sejam desabilitadas, os níveis serão mantidos na saída. A decodificação pode também ser realizada por meio de circuitos integrados e o sinal habilitador pode ser ou, dependendo do CI utilizado. Alguns CIs apresentam um pino chamado "polarity" (polaridade) através do qual determinamos se o sinal habilitador será ou. O "latch" também construído a partir de biestáveis do tipo D, agrupados de modo que seus terminais de habilitação fiquem em paralelo, deixando as entradas de dados independentes. Desse modo, dependendo do nível lógico aplicado à entrada habilitadora, os dados aplicados às entradas do "latch" são ou não transferidos para o decodificador propriamente dito. A figura ao lado mostra o "latch" construído a partir dos flip-flops tipo D. 66 SENAI

69 Muitas vezes o trinco é um circuito independente com quatro ou oito bits de entrada e saida. Nesse caso, o "latch" é intercalado entre o sistema lógico e o decodificador, como mostra a figura a seguir. Outras vezes aparece combinado com o próprio decodificador fazendo parte do mesmo CI. Codificadores Os codificadores executam funções inversas às dos decodificadores, ou seja, codificam um sinal na forma de um código digital. Assim, por exemplo, uma calculadora recebe na entrada um código decimal; este é codificado na linguagem própria da máquina que opera em binário. Diagrama de blocos A figura a seguir mostra um diagrama de blocos de uma calculadora. SENAI 67

70 O dispositivo de entrada é o teclado dos números. Entre o teclado e a UCP (unidade central de processamento) está o codificador. A função do codificador é converter o número decimal digitado no teclado em um código binário. A UCP executa a operação em binário e dá a resposta em binário também. O decodificador traduz o código binário da UCP em um código especial. Esse código ilumina os segmentos corretos no indicador visual de sete segmentos da calculadora. Observação O codificador possui mais entradas que saídas e o decodificador possui mais saídas que entradas. Veja a seguir o diagrama lógico simplificado de um codificador decimal para código BCD. O codificador pode ter uma entrada ativa que produz uma única saída. No exemplo dado, a entrada 7 está ativada, o que resulta na saída BCD de. 68 SENAI

71 Circuitos aritméticos Em circuitos digitais, é muito comum a necessidade de realizar operações aritméticas. Neste capítulo, estudaremos a família dos circuitos aritméticos que realizam operações de soma, subtração e comparação. As operações de multiplicação e divisão não serão estudadas porque são realizadas a partir das operações de soma e subtração. Para estudar este capítulo com mais facilidade é necessário ter conhecimentos sobre soma e subtração de números binários e blocos lógicos básicos. Somadores A adição de números binários em circuitos digitais é feita por blocos lógicos chamados meio-somador e somador completo. Meio-somador O meio-somador, também conhecido como HA (do inglês "half adder") é um bloco lógico formado por portas XOU e E. Possui duas entradas A e B e duas saídas, uma de soma ( ) ) e outra de "vai um" (CO, do inglês "carry out"). Para melhor compreensão do circuito meio-somador, vamos relembrar a regra básica utilizada para a adição de números binários: Entradas Saídas A + B Soma ( ) ) Vai um (CO) SENAI 69

72 A ilustração a seguir mostra um circuito meio somador, sua tabela-verdade e símbolo. No circuito, A e B são as variáveis de entrada a serem somadas, a saída da soma é dada pelo símbolo de somatória ( ) ) e a saída "vai-um" é representada pelas letras CO ("carry out"). Entradas Saídas 2 ) CO A B (soma) (vai um) O circuito meio somador soma apenas um algarismo. Quando é necessário somar números com mais de um algarismo, deve-se usar somadores completos. Somador completo O somador completo, ou FA (do inglês "full adder" realiza a soma de números binários que tenham mais de um algarismo. Nesse caso, é necessário levar em consideração o "vem-um ("carry in") vindo do estágio anterior. O resultado será uma soma ( ) e um CO ("carry out). O somador completo efetua a soma de três entradas A, B å CI ("carry in"). 7 SENAI

73 SENAI 7 Veja a seguir o diagrama de blocos de um somador completo, seu símbolo e sua tabela-verdade. Entradas Saídas A B C ) CO O circuito mostrado anteriormente pode ser simplificado:

74 A figura a seguir mostra um circuito formado por somadores ligados em paralelo. Ele efetua a soma de dois números de quatro bits. Observe que o dígito menos significativo pode ser feito com um circuito meio-somador, pois esse dígito não tem "carry in" vindo do estágio anterior. A = A 3 A 2 A A B = B 3 B 2 B B S = S 3 S 2 S S Para se construir um somador de N bits basta utilizar N somadores completos e um circuito meio-somador. O circuito somador completo também pode ser construído a partir de dois circuitos meio-somadores e uma porta OU. Esse circuito é mostrado a seguir. Subtrator binário Assim como os meio-somadores e somadores completos podem ser contruídos a partir de circuitos digitais, também é possível contruir meio-subtratores e subtratores completos a partir de circuitos digitais. 72 SENAI

75 Meio-subtrator O circuito meio-subtrator ou HS (do inglês "half-subtractor") faz a subtração de dois algarismos binários. É um bloco formado por portas XOU e E e um inversor. Possui duas entradas A (minuendo) e B (subtraendo) e duas saídas DI (diferença) e BO (do inglês "borrow", ou seja, empréstimo). Para facilitar o entendimento do circuito subtrator, reveja a regra básica da subtração binária: - = - = (e empresta ) - = - = A figura a seguir mostra o circuito meio-subtrator, sua tabela-verdade e seu símbolo. Entradas Saídas A B DI DOI A saída DI (diferença) é feita por uma porta XOU A + B. Toda a vez em que houver uma diferença entre A e B, a saída DI vai a. Quando resta diferença e o minuendo for menor que o subtraendo (A < B), a saída BO (empréstimo) vai a nível lógico. O circuito meio-subtrator só realiza subtração de números binários de apenas um algarismo. Para realizar a subtração binária de números com mais de um algarismo, deve-se utilizar o subtrator completo. Subtrator completo O subtrator completo também conhecido como FS (do inglês, "full subtractor") é utilizado para fazer a subtração dos números binários a partir do segundo dígito. No primeiro dígito, utiliza-se um circuito meio-somador. SENAI 73

76 O subtrator completo possui três entradas: A (minuendo), B, (subtraendo) e BIN (empréstimo). O circuito do subtrator completo, sua tabela-verdade e símbolo são mostrados a seguir. A B BIN DI BO Para se construir um subtrator de N bits, utiliza-se N - circuitos subtratores completos e um meio-subtrator. Observe na figura a seguir subtratores ligados em paralelo, formando um circuito subtrator de três bits. A saída BO (empréstimo) de um bloco é conectada à entrada BIN do bloco seguinte para acompanhar o desenvolvimento do empréstimo. 74 SENAI

77 Podemos construir um subtrator completo a partir de dois meio-subtratores e uma porta OU conforme figura a seguir. Uso de somadores na subtração É muito comum utilizar circuitos somadores para realizar a subtração binária. A figura a seguir mostra um circuito com quatro somadores completos construídos para funcionar como um subtrator de quatro bits em paralelo. SENAI 75

78 A idéia básica deste circuito consiste em complementar o subtraendo. Isso é feito através dos inversores nas entradas Bs e adicionando-se este complemento ao minuendo e ao transporte do contorno. Observação Contorno é a saída CO do FA 8s que está ligada com a entrada CI de FA s. O resultado desta adição será a diferença entre A 3 A 2 A A e B 3 B 2 B B Circuitos somadores e subtratores completos Os circuitos estudados até agora efetuavam somente ou soma ou subtração. É possível montar um único circuito que efetue soma e subtração de palavras binárias, dependendo do nível lógico da entrada M (modo). Observação Chamamos de palavra a um código binário de determinado comprimento (4, 8, 6 bits, etc). Veja a seguir o diagrama de blocos e a tabela-verdade de um somador/subtrator completo. 76 SENAI

79 Soma Completa M A B TE S TS M A B TE S TS Subtração completa No circuito:! A e B são as entradas dos algarismos;! M é o modo de operação: nível = soma; nível = subtração;! S é o resultado da operação realizada;! E é entrada de transporte: quando soma = CI; quando subtrai BI;! TS é a saída de transporte: quando soma = CO; quando subtrai = BO. Como vimos, os somadores e subtratores podem ser construídos a partir de blocos lógicos. Na prática, esses circuitos são obtidos em circuitos integrados. Um exemplo desse tipo de CI é o 7483, um somador completo de 4 bits. Comparador de magnitude Outro circuito lógico muito utilizado nos sistemas aritméticos é o comparador de magnitude, também conhecido como comparador binário. Ele é utilizado em circuitos lógicos para comparar dois valores binários. Possui três saídas pelas quais indica se o valor comparado é igual, maior ou menor qu o valor estabelecido como padrão. Essas saídas são: A > B; A < B; A = B; A = B. Célula de comparação Chama-se célula de comparação a um comparador de magnitude que compara um bit da entrada A com um bit da entrada B. Veja a seguir a tabela-verdade e as expressões booleanas de uma célula de comparação Entradas Saídas A B A > B A = B A < B A > B A. B A = B AB + A # B = A. B A < B A. B Das três saídas, somente uma de cada vez vai a nível lógico. SENAI 77

80 Veja a seguir, um circuito de uma célula de comparação formada por portas lógicas. A figura a seguir mostra um comparador de magnitude de três bits formado por três células de comparação e um arranjo de portas lógicas básicas para indicar a comparação feita pelas células comparadoras. 78 SENAI

81 Note que a comparação é feita a partir do bit mais significativo, isto é, primeiro compara-se A2 com B2. Caso não haja igualdade, uma das saídas (A > B ou A < B) fornece nível lógico em sua saída e ativa a porta OU correspondente. Caso não haja igualdade, a saída A = B fica em nível, bloqueando as portas E e tornando irrelevantes os níeis das outras entradas. Caso haja uma igualdade no bit mais significativo, a saída A = B deste bit fornece nível lógico, permitindo a comparação do segundo bit. Se não houver igualdade, uma das portas E ligada às saídas A > B ou A < B é ativada e ativará a porta OU correspondente. Caso haja uma igualdade no segundo bit, sua saída A = B fornecerá nível lógico, permitindo que seja feita a comparação no próximo bit e assim por diante. Quando houver igualdade em todos os bits, a porta E à qual todas as saídas de igualdade estão ligadas, é ativada levando a saída A = B a nível lógico. A tabela a seguir é a tabela-verdade deste comparador. Entradas comparadoras Saídas A 2 B 2 A B A B A > B A < B A = B A 2 > B 2 x x A 2 < B 2 x x A 2 = B 2 A > B x A 2 = B 2 A < B x A 2 = B 2 A = B A > B A 2 = B 2 A = B A < B A 2 = B 2 A = B A = B Observação Na prática, utilizamos CIs comparadores de magnitude que comparam quatro ou cinco bits, tornando mais simples a construção de comparadores. Com esses CIs, é possível fazer ligações em cascata para a comparação de palavras maiores. SENAI 79

82

83 Circuitos multiplexadores e demultiplexadores Neste capítulo, estudaremos circuitos multiplexadores e demultiplexadores. Ambos os circuitos são utilizados para a transmissão de dados: os circuitos multiplex enviam dados de várias entradas a uma só saída; os circuitos demultiplex efetuam função inversa, isto é, enviam dados de uma única entrada a várias saídas. Circuitos multiplexadores Um circuito multiplexador pode ser comparado a uma chave rotativa monopolar, pois esta relaciona os dados das entradas e transfere-os para a saída S. A seleção é feita mecanicamente girando-se o rotor da chave. Veja figura a seguir. Um multiplexador executa função idêntica. Possui várias entradas que são selecionadas digitalmente e uma única saída. SENAI 8

84 Veja um bloco multiplexador na figura a seguir. As entradas de seleção têm a função de escolher qual dos canais de entrada será ligado à saída. A seguir é mostrado um circuito lógico que efetua a função de um multiplex. Funcionamento Para entender o funcionamento do circuito, analisaremos, um dos casos possíveis. Assim, vamos supor que as entradas de seleção A e B estejam em nível lógico. Com 82 SENAI

85 isso, apenas a porta E estará habilitada e P estará com nível lógico.nesse caso, as saídas S terão o nível lógico ou trem de pulsos que estiver na entrada I. A ilustração a seguir mostra o símbolo do bloco lógico multiplexador. Observação A combinação de sinais lógicos injetados nas entradas de seleção são chamadas de endereço, pois ao injetar as variáveis de entrada de seleção, dá-se o endereço da informação que deve ser transmitida à saída. Aplicações Uma das aplicações de um multiplexador é a conversão de uma informação paralela, ou seja, informação transmitida através de vários fios, em uma informação série, ou seja, informação transmitida através de um único fio. Para isso, basta conectar um contador na entrada de seleção como mostra a figura a seguir. SENAI 83

86 Ao se aplicar um sinal de clock ao contador, este fornecerá a seqüência de contagem binária e, na saída, as informações das entradas I, I, I2, I3 até IN serão introduzidas seqüencialmente. Uma outra aplicação do circuito multiplex é a montagem de circuitos combinacionais. Para isso, basta montar a tabela-verdade do circuito desejado. As saídas que o circuito deve apresentar em cada uma de suas possibilidades devem ser injetadas nos canais de informação do circuito multiplexador. Exemplo Para facilitar o entendimento, será exemplificado um circuito que executa a tabelaverdade abaixo utilizando um circuito multiplexador. A B C S S 2 Os níveis lógicos dos canais de informação de cada um dos circuitos multiplexadores são assim estabelecidos: Variáveis de seleção Mux Mux 2 A B C S S 2 I = I = I2 = I3 = I4 = I5 = I6 = I7 = I = I = I2 = I3 = I4 = I5 = I6 = I7 = 84 SENAI

87 Depois que os níveis lógicos dos canais de informação são definidos, esses níveis são injetados nos respectivos canais de informação e o circuito fica assim: As saídas S e S 2 apresentam níveis lógicos correspondentes à tabela-verdade apresentada de acordo com valores injetados nas entradas de seleção. Assim, se aplicarmos nas entradas de seleção ABC os níveis, ambos os multiplexadores irão endereçar na saída os níveis correspondentes às entradas I e teremos nas saídas S e S 2 e respectivamente. Utilizando esse processo, é possível construir qualquer circuito combinacional com a vantagem da facilidade de esquematização do circuito quando as variáveis forem em número elevado. Ampliação da capacidade de um sistema multiplexador Circuitos multiplexadores de baixa capacidade podem formar um circuito para um grande número de informações de entrada. SENAI 85

88 A figura a seguir mostra um multiplexador de quatro canais de informação montado a partir de três multiplexadores de dois canais de informação. Ao endereçar (AB), obtém-se na saída a mesma informação de I. Desse modo, temos:! quando B for igual a, as saídas intermediárias (S e S ) estarão, respectivamente, com as informações I e I2;! quando A for igual a, a saída S terá somente o valor da saída intermediária de I. Ao injetar o endereço, a saída mostrará, de imediato, a informação I. Da mesma forma, em relação aos outros endereços, os resultados serão:! (A B) saída = I! (AB ) saída = I2! (AB) saída = I3 Geralmente são encontrados no mercado multiplexadores de oito canais de informação e três entradas de seleção. Conectando-se esses multiplexadores, pode-se ampliar o circuito e, conseqüentemente, aumentar o número de canais de informação. 86 SENAI

89 A figura a seguir mostra um circuito multiplexador de dezesseis canais implementado a partir de blocos de oito canais de informação. Circuito demultiplexador O circuito demultiplexador efetua a função inversa de multiplexador, ou seja, envia as informações contidas em uma única linha de entrada para várias linhas de saída. Esse circuito também pode ser comparado a uma chave rotativa monopolar. Veja a figura a seguir. SENAI 87

90 A informação contida na entrada I pode ser enviada a qualquer saída S. Basta selecionar a chave na posição desejada. A figura a seguir mostra o diagrama de blocos do demultiplexador. A entrada de seleção tem a função de selecionar qual das saídas receberá a informação da entrada I. O circuito lógico de demultiplexador é mostrado a seguir. Analisando o circuito da figura anterior, podemos notar, por exemplo, que os níveis forem enviados às entradas de seleção, P estará com nível. Com isso, a porta E, ligada à saída de P estará com um de seus terminais em nível e a saída S terá o nível lógico ou trem de pulsos colocado na entrada de informação. 88 SENAI

91 Veja a seguir a tabela-verdade do bloco mostrado anteriormente. Entrada Seleção Canais Saída 2 3 A B S S S 2 S 3 Pela tabela-verdade, é possível perceber que para cada endereço na entrada de seleção, somente um canal de saída será conectado com a entrada de informação. Ampliação da capacidade de circuitos demultiplex Assim como com o circuito multiplex, é possível montar circuitos demultiplexadores de maior capacidade a partir de circuitos de menor capacidade. O circuito a seguir, por exemplo, é um demultiplexador de quatro canais montados a partir de circuitos demultiplexadores de dois canais. A B S S S2 S3 E E E E Observação Normalmente, encontramos circuitos demultiplexadores de 8 canais de saída. Com a utilização de blocos de 8 canais de saída, é possível formar circuitos demultiplexadores de qualquer capacidade de saída. SENAI 89

92 Multiplexadores e demultiplexadores utilizados na transmissão de dados Os circuitos demultipexadores e multiplexadores são muito utilizados em transmissão de dados. Nesse caso, um dos circuitos terá a função de transmissor e outro de receptor. Para um perfeito funcionamento desse conjunto, deve haver um sincronismo entre os circuitos transmissores e receptores, isto é, as variáveis devem enviar o mesmo endereço a ambos os circuitos. Os processos básicos de transmissão são:! transmissão paralela;! transmissão serial. Transmissão paralela A figura a seguir mostra a representação esquemática da transmissão paralela. Observe que a entrada I recebe a informação pelo modo de transmissão em série. Para a transmissão da informação colocada nessa entrada, deve-se endereçar simultaneamente o demultiplexador e o multiplexador durante o tempo de duração de cada bit. A sincronização entre as variáveis de endereço do transmissor e do receptor é de suma importância na transmissão paralela. Por exemplo, para a transmissão de primeiro bit, devemos colocar nível nas entradas de seleção. A informação contida na entrada I sairá em S, entrará em I e sairá em S. Para a transmissão do segundo bit, coloca-se nível nas entradas de seleção. A informação contida na entrada I sairá em S, entrará em I e sairá em S. 9 SENAI

93 Transmissão em série A figura a seguir mostra a representação esquemática básica de um circuito para transmissão série de dois bits. Para a transmissão em série, a entrada se faz por vários bits, a informação é multiplexada e transmitida através de um único fio. Na recepção, a informação é demultiplexada e a saída se dá através do mesmo número de bits que existia na entrada. A figura a seguir mostra como a informação se comportará nos vários pontos do sistema de transmissão em série. Primeiramente envia-se o endereço de I para a entrada de seleção A durante o tempo de até t, envia-se o endereço S para a entrada de seleção A 2. O demultiplexador retira o sinal da linha de transmissão e envia para a saída S. Durante o intervalo de tempo de t a t2, a transmissão se comporta da mesma maneira em relação ao segundo bit. Nesse caso, as entradas de seleção recebem o endereço I. Como as informações dos bits não aparece simultaneamente, é possível armazenar a informação em flip-flops e efetuar a leitura após o término do envio da informação. SENAI 9

94 Esse processo é indicado quando se tem uma grande distância entre emissor e receptor. O diagrama a seguir mostra um sistema de transmissão de dados que utiliza um multiplexador e um demultiplexador de oito canais de informação. O sincronismo entre os contadores de transmissão () e de recepção (2) permite que os bits de entrada I, I, I2... I7 saiam nas saídas S, S, S 2... S SENAI

95 Famílias lógicas A implementação de circuitos eletrônicos se faz a partir de diversos blocos lógicos classificados em famílias lógicas. Famílias lógicas são o assunto deste capítulo. Para melhor estudá-lo, é necessário ter conhecimentos anteriores sobre portas lógicas básicas e derivadas. Características das famílias lógicas Família lógica é um conjunto de circuitos integrados que apresentam a mesma característica tecnológica de construção. Cada família emprega componentes diferenciados na sua estrutura. Isso propicia características diferentes de uma família para outra. As principais características envolvidas no processo de seleção de famílias são:! Tensão de alimentação, ou seja, a faixa de tensão na qual determinada família lógica pode trabalhar;! Impedância de entrada, ou seja, o valor ôhmico que cada entrada oferece como carga onde for ligada.! Corrente máxima de saída, ou seja, o valor de corrente que pode ser drenada da porta por uma carga a ela conectada. Faixa de tensão do nível lógico São dois os níveis lógicos de tensão: nível lógico, nível lógico. SENAI 93

96 Ambos os níveis variam dentro de faixas. O nível, por exemplo, não precisa necessariamente corresponder ao valor, mas a uma tensão abaixo de um certo valor máximo. O nível pode, também, ser uma tensão situada numa faixa entre um valor mínimo e um valor máximo. Veja a figura a seguir. Cada família lógica possuirá uma faixa para o nível e outra para o nível. Tempo de propagação A tensão de saída de uma porta nunca responde instantaneamente às variações de entrada. Há sempre um certo atraso associado à porta lógica. Assim, o tempo de propagação corresponde à média aritmética entre os tempos médios de propagação para mudanças de estados na entrada e na saída. A figura a seguir mostra as formas de onda de entrada e de saída de uma porta lógica e os atrasos que ocorrem. Quanto menor o tempo de propagação, maior será a freqüência em que determinada família poderá trabalhar. 94 SENAI

97 Fan-in Fan-in é a carga fornecida pela entrada de uma porta lógica à saída da porta anterior à qual está conectada. A figura a seguir mostra a entrada de uma porta E atuando como carga para a saída da porta NÃO E. Para cada família existe uma carga padrão. A carga padrão é expressa de forma adimensional, isto é, não corresponde a nenhuma medida. Por exemplo, fan-in = (entrada típica). Fan-out Fan-out é o número máximo de entradas de portas da mesma família que podem ser conectadas à saída de uma única porta como mostra a figura a seguir. O fan-out é determinado em função da capacidade que o estágio de saída de uma porta lógica tem de fornecer e drenar corrente. SENAI 95

98 O número que expressa o fan-out também é adimensional. Por exemplo, fan-out significa que uma saída pode ativar dez cargas-padrão (fan-in = ) da mesma família lógica ao mesmo tempo. Fan-out é dado importante quando se interligam CIs da mesma família porque está diretamente relacionado com os valores I IL, I IH, I OL e I OH. Potência dissipada Potência dissipada é a dissipação de energia elétrica expressa em miliwatts. Normalmente este termo é definido por uma freqüência de trabalho em torno de 5%. Temperatura A temperatura exprime os limites da temperatura ambiente normal em que o circuito integrado deve operar. Compatibilidade Compatibilidade é a capacidade que as subfamílias de uma família lógica têm de se interligarem desde que seja observando o fan-out dos blocos lógicos envolvidos. Portas lógicas Os circuitos integrados, segundo a tecnologia de construção, são agrupados em famílias. O primeiro grupo de famílias é composto pelos seguintes tipos de circuitos:! DL (Diode Logic): lógica com diodos;! DTL (Diode Transistor Logic): lógica com diodos e transistores;! HTL (High Threshold Logic): lógica de alta imunidade a ruídos. Essas famílias foram substituídas pelas famílias relacionadas a seguir.! TTL (Transistor Transistor Logic): lógica transistor transistor;! MOS (Metal Oxide Semiconductor): metal-óxido-semicondutor;! C-MOS (Complementary Metal Oxide Semiconductor): MOS complementar. Observação A designação das famílias lógicas corresponde às siglas de sua denominação em inglês. 96 SENAI

99 Família lógica com diodo A família lógica com diodo é representada pela família DL (lógica com diodos) que é implementada a partir de componentes discretos como diodos e resistores. A função do diodo nessa família lógica é a de um comutador, porque o diodo é um semicondutor que apresenta os estados de condução e não-condução bem diferenciados. Os circuitos básicos da família lógica DL são as portas lógicas E e OU. Porta E A partir da tabela-verdade e do diagrama a seguir, vamos mostrar como funciona uma porta básica E em lógica positiva com diodos. A B S Linhas da tabela verdade Tensão de entrada Diodos Tensão de saída Número lógico V A V B V V 2 V S S V V conduz conduz,6 V 2 V +V CC conduz corta,6 V 3 +V CC V corta conduz,6 V 4 +V CC +V CC corta corta V CC I L # R SENAI 97

100 Porta OU O circuito a seguir mostra a configuração de uma porta OU da família DL. Ligando qualquer diodo ao nível (+V CC ) este entrará em condução levando à saída da porta o nível V CC -,6V que corresponde à queda de tensão no diodo. É importante conhecer a família lógica DL porque, em alguns casos, pode-se deixar de utilizar um circuito integrado, substituindo-o por diodos e resistores, o que reduz o custo e o tamanho do circuito. Por outro lado, na lógica DL, o sinal de saída é passível de deterioração quando várias portas com diodo são ligadas em série. Para resolver este problema, utilizou-se o transistor. Famílias lógicas com transistores Nos circuitos digitais, os transistores operam nos pontos de corte e saturação. Por essa característica, eles funcionam como uma chave eletrônica, ou seja, como elemento de comutação. Funcionam também como reforçadores de sinal (amplificadores). As famílias lógicas com transistor são: RTL, DTL e HTL. Família lógica RTL A família lógica RTL foi a primeira a surgir sob a forma de circuito integrado, embora possa ser implementada com componentes discretos. Os circuitos dessa família são construídos com resistores e transistores e seu princípio de funcionamento baseia-se no corte e na saturação dos transistores. 98 SENAI

101 O circuito básico de uma família lógica RTL é uma porta NÃO OU. A partir desse circuito são desenvolvidas todas essas funções lógicas. Veja ilustração a seguir. A B S Família lógica DTL A família lógica DTL é constituída por circuitos lógicos construídos a partir de resistores, diodos e transistores. Esse circuito é um aperfeiçoamento da família DL e permite formar, além dos blocos E e OU, os blocos NÃO E e NÃO OU. O circuito básico dessa família é a porta NÃO E; é a partir desse circuito que são desenvolvidas todas as suas funções. Veja a seguir a tabela-verdade e o circuito básico dessa porta. A B S Famíla lógica HTL A famíla lógica HTL foi desenvolvida para atender às aplicações industriais onde é necessário diminuir os efeitos dos ruídos provocados por comutação de chaves, funcionamento de motores, etc. SENAI 99

102 Esse circuito é formado com os mesmos componentes da porta DTL (diodos e transistores), mas na porta HTL, o diodo é colocado em série com a base do transistor, o que eleva o potencial necessário para que o transistor entre em saturação. A porta básica formada pela família HTL é a porta NE. A partir dessa porta são desenvolvidas todas as suas funções lógicas. Veja tabela-verdade e circuito básico a seguir. A B S Como se pode observar, este circuito apresenta um diodo ZENER em série com a base. Isso permite que o circuito não seja perturbado com sinais de valores baixos na entrada. Família lógica TTL A família lógica TTL é uma evolução da família lógica DTL. Na família TTL, os diodos e resistores foram substituídos por transistores multiemissores na entrada. Isso aumentou a velocidade de comutação e facilitou a construção em escala integrada. Grande parte dos circuitos integrados da família TTL pertence às séries 54 e 74 desenvolvidas no início pela Texas Instruments. A série 54 é de uso militar e opera na fixa de temperatura de 55 o C a + 25 o C, com uma tensão de alimentação de 5 V +,5 V. Por usa vez, a série 74 é de uso geral e opera na faixa de temperatura de o C a + 7 o C, com uma tensão de alimentação de 5 V +,25 V. SENAI

103 As funções das séries 54/74 abrangem portas lógicas, flip-flops, decodificadores, contadores. Conforme o número de portas contido no CI, ele pode ser classificado em:! SSI (do inglês "small scale integration", ou seja, integração em pequena escala) - contém de uma a doze portas lógicas;! LSI (do inglês "large scale integration", ou seja, integração em larga escala) - contém de a portas lógicas;! VLSI (do inglês "very large scale integration", ou seja, integração em escala muito grande) contém mais de portas. A família TTL tem como bloco lógico principal a porta NÃO E. A partir desse bloco lógico são desenvolvidas todas as demais funções. Veja tabela-verdade e circuito básico a seguir. A B S É importante notar que, se as entradas estiverem abertas, o bloco lógico comporta-se como se elas estivessem em nível lógico. Porém, essa condição deve ser evitada, pois pode acarretar problemas de ruído. Assim, as entradas não utilizadas devem ser ligadas ao nível adequado à lógica da porta ( ou ). Estrutura dos circuitos de saída Quanto à estrutura, os circuitos de saída da família TTL podem ser de três tipos:! "totem pole" ou "active pull-up";! três estados (ou "tri-state");! coletor aberto (ou "open collector"). SENAI

104 O circuito de saída totem pole" é o mais usado e tem esse nome porque no diagrama de blocos, ele lembra o símbolo indígena chamado totem. A saída de "tri-state" apresenta por característica, além dos dois estados lógicos e, uma terceira condição, o circuito aberto ( altíssima impedância). Veja diagrama a seguir. Somente alguns CIs são fabricados com a saída em "tri-state". Esses CIs possuem um pino a mais capaz de receber o sinal que comanda a condição "tri-state". 2 SENAI

105 Os CIs com saídas de três estados são largamente utilizados em circuitos munidos de um conjunto de linhas de dados chamado de barramento, presentes nos computadores. A saída com coletor aberto apresenta um transistor que não possui o resistor de coletor. Por isso, esse tipo de circuito exige um resistor externo para poder funcionar. Veja figura a seguir. Subfamílias da família TTL A família TTL foi dividida em subfamílias. Elas são classificadas de acordo com sua principal característica. Assim, temos:! padrão - código 74 (standard);! alta velocidade - código 74H (H: "High speed");! baixa potência - código 74L (L: "Low power);! tipo schottky - código 74S (S: "Schottky);! baixa potência tipo "schottky" - código 74LS (LS: Low power Schottky) Características das subfamílias As características das diversas subfamílias TTL são as seguintes:! Standard (padrão) * grande variedade de funções lógicas; * baixo custo; * fan-out = ; * tempo de propagação = ns; * potência dissipada = mw; * fmáx = 35 MHz. SENAI 3

106 ! Low power - L (baixa potência) * menor consumo de potência dentre todas as subfamílias; * baixa velocidade de propagação (33 ns); * potência dissipada = mw * fmáx = 3 MHz Observação A utilização da subfamília 74L é indicada onde o consumo é o fator mais importante.! High speed - H (alta velocidade) * alta velocidade de propagação; * fan-out = * fan-in em torno de,3 * potência dissipada = 22 mw * fmax = 5 MHz! Schottky (S) * adequada relação velocidade/potência; * consumo duas vezes maior que o da versão padrão; * velocidade de propagação 3,5 vezes maior que a da versão standard (3 ns); * potência dissipada = 9 mw * fmax = 25 MHz! Low power Schottky - LS (Schottky de baixa potência) * tempo de propagação = ns * potência dissipada = 2 mw * fmax = 45 MHz As subfamílias TTL podem ser interligadas, ou seja, são compatíveis entre si e operam com a alimentação de 5V. Todavia, é preciso considerar o número máximo de entradas de uma subfamília que podemi ser ligadas à saída de outra subfamília. Família MOS A família MOS (do inglês "metal oxide silicon") é composta por circuitos integrados formados a partir de transistores de efeito de campo com porta isolada (MOSFET). 4 SENAI

107 Nos circuitos integrados da família MOS, os transistores funcionam como interruptores quase perfeitos, pois apresentam elevada impedância quando estão em corte e impedância quase nula quando em condução. Os circuitos lógicos dessa família são empregados principalmente em circuitos de memórias de grande capacidade e em microprocessadores. Características da família MOS A família MOS apresenta as seguintes características:! facilidade de construção em escala integrada devido ao seu tamanho reduzido;! baixa dissipação de potência em função da alta integração do circuito;! alta imunidade a ruídos;! fan-out maior que 2;! elevado tempo de propagação (3 ns). A figura a seguir mostra um circuito eletrônico MOS básico constituído por uma porta NÃO OU construída a partir de transistores N-MOS. Família C-MOS A família C-MOS (do inglês: "complementary MOS") corresponde à última geração de famílias de circuitos integrados lógicos. É constituída por uma combinação de dispositivos MOS canal N (N-MOS) e canal P (P-MOS) num mesmo substrato. Os elementos básicos que constituem os circuitos integrados C-MOS são os transistores de efeito de campo MOSFET e do tipo enriquecido ("enhancement"). SENAI 5

108 Esses circuitos se caracterizam por uma entrada que controla simultaneamente dois FETs complementares: um de canal P e outro de canal N. Veja na figura a seguir a estrutura interna de um C-MOS. Características da família C-MOS As principais características da família lógica C-MOS são:! reduzida dissipação de potência: em torno de 2,5 mw por porta;! alta impedância de entrada: cerca de 2 +;! alta imunidade a ruídos;! fan-out maior que 5;! alimentação na faixa entre 3 e 5 V;! parcial compatibilidade com dispositivos bipolares desde que utilizados com uma única alimentação positiva de 5 V;! elevado tempo de propagação (6 ns) em comparação com outras famílias. Veja a seguir um circuito inversor básico que utiliza tecnologia C-MOS. 6 SENAI

109 No circuito mostrado, deve-se observar que a entrada constitui-se praticamente num circuito aberto que, portanto, não consome corrente. Isso significa que uma saída C- MOS pode alimentar um grande número de entradas. Além disso, entre a alimentação e o comum há sempre um transistor em corte. Assim, o consumo de potência é muito pequeno. Interface TTL/C-MOS e C-MOS/TTL Das famílias lógicas aqui apresentadas, as mais utilizadas atualmente são TTL e C- MOS. Quando os circuitos integrados das famílias TTL e C-MOS precisam ser interligados, tanto as diferenças existentes entre eles quanto as peculiaridades da interligação a ser realizada devem ser levadas em consideração. A tabela a seguir mostra as principais diferenças entre as famílias TTL e C-MOS. Parâmetro TTL C-MOS Alimentação Dissip. de potência Tempo de propagação Margem de ruído Fan-out típico 5 V CC + 5% mw ns,4 V 3 a 5 V nw variável( > TTL) 45% de V CC infinito (limitado p/ velocidade de comutação) SENAI 7

110

111 Flip-flop O campo da eletrônica digital divide-se em lógica combinacional e lógica seqüencial. Na lógica combinacional, as células básicas para a construção dos circuitos são as portas lógicas. Na lógica seqüencial, as células básicas são os circuitos biestáveis ou flip-flops. Os circuitos lógicos seqüenciais são amplamente empregados por causa de sua característica de "memória". É o caso, por exemplo, do comando de um elevador em que há necessidade de memorizar as chamadas a partir do acionamento dos botões correspondentes. Neste capítulo, serão estudadas as características, o funcionamento e o emprego de vários tipos de flip-flops. Para facilitar esse estudo, é necessário ter conhecimentos prévios sobre multivibradores biestáveis e circuitos lógicos combinacionais. Flip-flops O flip-flop apresenta duas saídas complementares (Q e Q ), ou seja, quando uma está em zero, a outra está em um). Sua principal característica é a capacidade de memorização, pois ele pode permanecer infinitamente na condição apresentada nas saídas. Esses níveis lógicos das saídas dependem dos sinais anteriormente aplicados nas entradas. Dessa forma, pode-se aplicar um determinado nível lógico em uma das entradas, forçando as saídas a assumirem as condições desejadas. As saídas continuarão nesse estado mesmo que cesse o nível lógico nas entradas. SENAI 9

112 A condição das saídas só será alterada se um nível lógico diferente for aplicado às entradas. Tipos de Flip-flops Existem vários tipos de flip-flops, classificados de acordo com a aplicação a que se destinam. Eles são: RS (Reset-Set); RS síncrono; JK; JK MS; T (Toggle) e D (Data). Flip-flop RS O flip-flop tipo RS (ou flip-flop set/reset) é um biestável básico porque dele se derivam os outros tipos. Em seu funcionamento, ele pode ser comparado a um sistema de partida de um motor trifásico onde existe o botão liga e o botão desliga. Pode-se afirmar que o botão liga é o set e o botão desliga é o reset. A saída, quando ativada, eqüivale ao motor em funcionamento. O símbolo lógico do flip-flop é mostrado a seguir. O símbolo mostra duas entradas ativas em nível baixo (), chamadas "set" (palavra inglesa que quer dizer fixar, ligar ou estabelecer) e "reset" (reajustar, re-fixar); e duas saídas Q e Q. A saída Q é considerada normal e, portanto, a mais usada. A saída Q é o complemento da saída Q. Sob condições normais, estas saídas são sempre complementares: Q = $ Q = Q = $ Q = O flip-flop RS básico pode ser construído a partir de portas NE. SENAI

113 Estrutura A figura a seguir mostra o diagrama de blocos de um RS. Nele, é possível observar como ocorre a realimentação característica desde a saída de uma das portas NE até a entrada da outra porta. As portas P e P 3 acionam a célula de memória formada pelas portas P 2 e P 4 com o auxílio dos sinais S e R. As portas P 2 e P 4 retêm a informação de um bit. F e F 2 são as linhas de realimentação que garantem a manutenção do estado de saída após o desaparecimento do sinal de entrada. S (set) é a entrada que posiciona a saída Q em nível. R (reset) é a entrada que posiciona a saída Q em nível. Q representa o sinal de saída do flip-flop. Q representa o complemento do sinal de saída do flip-flop. No funcionamento do flip-flop, as linhas de realimentação fazem com que as saídas sejam introduzidas juntamente com as variáveis de entrada. Por isso, o estado que as saídas assumirão vai depender das variáveis de entrada e de saída. SENAI

114 Operação A tabela-verdade mostrada a seguir define a operação do flip-flop RS. S R Q Q A não permitido * * Quando se diz não permitido, significa que se for aplicado nível lógico em R e S, as saídas Q e Q terão. Isto é verídico, porém contraditório! Na condição S = e R =, não se pode concluir o valor de Q, pois isso dependerá de uma condição anterior de S e R. Na condição S = e R =, a saída Q forçosamente estará em zero ( Q = ). Na condição inversa, ou seja, S = e R =, a saída Q assume nível lógico ( Q = ). A condição S = e R = não é permitida no flip-flop RS, porque isso levaria as duas saídas para o nível, o que é contraditório, pois Q e Q são saídas complementares. O flip-flop RS mudará de estado no instante em que mudarem as variáveis de entrada. Esta característica torna-o assíncrono, ou seja, não-sincronizado. Ele não opera simultaneamente com um sinal de temporização ou de clock. Flip-flop RS síncrono O biestável RS síncrono é aquele que apresenta uma entrada adicional que permite a sincronização com outros dispositivos mediante pulsos de um "clock" (relógio) externo. Isso faz com que o estado lógico atue sobre o flip-flop somente quando a entrada de sincronização permitir. Normalmente, as entradas do flipflop síncrono são formadas por portas lógicas NE. O funcionamento do flip-flop depende dessas entradas (R e S), do estado atual da saída (realimentação) e dos pulsos de clock aplicados à entrada de sincronismo. Veja o diagrama ao lado. 2 SENAI

115 A tabela-verdade do flip-flop RS síncrono é mostrada a seguir. Modo de operação C S R Q F Hold Q A (não muda) Reset Set Proibido Convenção: "hold" = manutenção = pulso de clock positivo Se a entrada de clock estiver desativada (), o flip-flop permanecerá no seu estado, mesmo que as entradas veriem. Por outro lado, se a entrada de clock estiver ativada, (nível lógico ), o circuito se comportará como um flip-flop RS básico (assíncrono). No instante em que o clock mudar de estado, permanecerá a última condição das entradas para determinar as saídas. Modos de operação Os flip-flops operam com o clock em nível lógico ou. Para que o flip-flop seja habilitado com o clock em nível, é necessário que a entrada de clock possua um inversor. Veja a seguir os símbolos lógicos desses flip-flops. SENAI 3

116 Tipos de flip-flops sincronizados Os flip-flops sincronizados podem ser classificados quanto ao modo como o pulso de sincronização (C) controla as informações de entrada. Assim, temos:! flip-flops sincronizados por nível;! flip-flops sincronizados por borda. Nos flip-flops sincronizados por nível, a entrada C permite que as entradas de informação atuem durante todo o tempo em que o pulso de clock se encontra em determinado nível ativo. Nos flip-flops sincronizados por borda, o estado das entradas de informações atua sobre o flip-flop no instante em que se produz uma borda ativa na entrada C. Os flip-flops síncronos também podem ser classificados quanto ao tipo de disparo em:! disparo por nível;! disparo por borda. Os flip-flops síncronos disparados por nível possuem elementos que transferem um dado de entrada para a saída, quando sua entrada de clock for levada a nível ativo. O nível ativo de clock pode ser ou, dependendo das características internas do flipflop. Veja a seguir os símbolos lógicos do flip-flop disparado por nível (positivo) e por nível (negativo). Os flip-flops síncronos disparados por borda são elementos que transferem um dado da entrada para a saída no momento da transição do clock do nível lógico para ou vice-versa. 4 SENAI

117 Quando o disparo ocorre na transição do pulso de clock de para, ele se chama disparo de borda positiva. Quando o disparo ocorre na transição de para, chamase disparo de borda negativa. Veja a seguir os símbolos lógicos do flip-flop disparado por borda positiva e do disparado por borda negativa. Flip-flop JK Os flip-flops JK corrigem o problema da indeterminação das saídas que existe no flipflop RS quando R e S forem iguais a. O flip-flop JK pode ser disparado por nível ou por borda. O flip-flop JK disparado por nível é implementado a partir de portas lógicas NÃO E. Veja diagrama de blocos a seguir. As portas P 3 e P 4 retêm a informação de um bit. As portas P e P 2 habilitam o clock quando as entradas J e K juntamente com as condições de saída Q e Q permitirem. SENAI 5

118 F e F 2 são linhas de realimentação que garantem a manutenção do estado de saída após o desaparecimento do sinal de entrada. F 3 e F 4 são linhas de realimentação que levam a informação das saídas Q e Q às portas P e P 2. J é a entrada que posiciona a saída Q em quando levada a nível lógico. K é a entrada que reposiciona a saída Q em Q quando levada a nível lógico. Q apresenta o sinal de saída do flip-flop. Q apresenta o complemento do sinal de saída do flip-flop. Veja a seguir os símbolos lógicos do flip-flop JK disparado por nível e disparado por nível respectivamente. A seguir mostramos a tabela-verdade do funcionamento do JK. Modo de operação C S R Q F Hold Q A Reset Set Toggle* Q *Toggle = chave de duas posiçõesv Por essa tabela, é possível perceber que, se as entradas J e K estiverem em e for aplicado um pulso de clock, a saída não será alterada, prevalecendo o estado anterior (Q A - modo de operação hold). 6 SENAI

119 Se J e K estiverem em e ou em e, ao ser aplicado o sinal de clock, a saída assumirá ou respectivamente (modo de operação reset ou set). Finalmente se J e K estiverem em e for aplicado um pulso, haverá uma inversão no sinal de saída ( Q A ). Assim, se J e K permanecerem em, a cada pulso de clock, a saída será trocada. Se a saída estiver em, com o pulso, ela passará para e assim sucessivamente. Esse modo de operação (toggle) é muito usado para divisor de freqüência. O flip-flop disparado por nível tem o inconveniente de não apresentar a condição desejada na saída se, durante o estado ativo do sinal de clock, houver uma alteração dos sinais das entradas J e K. Por causa disso, foi desenvolvido o flip-flop JK disparado por borda. Flip-flop JK disparado por borda O flip-flop JK disparado por borda tem por finalidade transferir imediatamente os sinais das entradas J e K para a saída no instante da transição do sinal de clock. O disparo pode ser por borda positiva (de para ) ou por borda negativa (de para ). O funcionamento do JK disparado por borda é idêntico ao do JK disparado por nível, exceto pelo instante de transferência do sinal de entrada para a saída. Veja a seguir a tabela-verdade do flip-flop JK disparado por borda considerando-se o disparo por borda positiva (, ) ou por borda negativa ( " ). C J K Q F, ou " Q A, ou ", ou ", ou " Q A SENAI 7

120 Flip-flop JKMS O flip-flop JKMS ( do inglês "master slave", ou seja, mestre-escravo) é um aprimoramento do flip-flop JK disparado por borda. Ele possui dois flip-flops em seu interior: um chamado mestre e o outro chamado escravo. Veja diagrama de blocos a seguir. O primeiro flip-flop (mestre) recebe as entradas de informação e sua saída conecta-se à entrada do segundo biestável (escravo) cuja saída constitui a saída do conjunto. As entradas de sincronização (C) dos dois flip-flops são mutuamente inversas. Funcionamento Quando a entrada C se encontra no estado lógico, supõe-se que ambos os flip-flops permitam que as entradas de informação atuem sobre seus estados. Quando C está em, as entradas de informação não atuam sobre o flip-flop mestre, mas suas saídas atuam sobre o flip-flop escravo. Quando a entrada C for, as informações presentes nas entradas atuam sobre o flipflop escravo ficando desconectado dela. Quando a entrada C volta para, o flip-flop escravo volta a adotar o estado do flip-flop mestre. Para que haja transferência do sinal de entrada para a saída é necessário que se complete um ciclo de clock. Ou seja, que exista uma borda de subida e outra de descida, ou vice-versa. 8 SENAI

121 Assim, ao receber o pulso de clock, o JK MS se comporta da seguinte maneira: na primeira borda do ciclo, os sinais das entradas J e K são transferidos para o interior do flip-flop. A saída permanece na condição anterior ao pulso. Quando ocorre a segunda borda do ciclo de clock, os sinais armazenados no interior do flip-flop são colocados na saída, obedecendo a tabela-verdade. C J K Q F Q A Q A Flip-flop tipo T (toggle) O flip-flop tipo T (do inglês "toggle", ou seja, chave) foi desenvolvido para aplicações em que a saída deve ser complementada a cada pulso de entrada. Por exemplo, a chave tipo alavanca que muda os faróis do carro de "alto" para "baixo", funciona como um flip-flop tipo T. Esse tipo de operação, chamada "chave" é muito usada em circuitos lógicos seqüenciais. O flip-flop tipo T é basicamente um JK com entradas interconectadas, de maneira que quando a entrada K assume o nível, a entrada J também assume o nível. Veja a seguir a representação do biestável tipo T. A tabela-verdade desse circuito é a seguinte: T Q A Q F SENAI 9

122 Funcionamento Se o clock não estiver ativo, o dado da entrada T será irrelevante e a saída permanece estática (Q A ). Se o clock estiver ativo e a entrada T em, a saída Q permanecerá estática (Q A ). Se o clock estiver ativo e a entrada T em, a saída será complementada ( Q A ). Observação Como ainda não há esse tipo de flip-flop disponível no mercado, é possível implementar um circuito semelhante usando um JK com as entradas J e K interconectadas. Flip-flop tipo D O flip-flop tipo D é empregado quando se necessita sincronizar a transferência de dados de um estágio para outro. Esse flip-flop é sincronizado por nível e transfere o dado de entrada para a saída quando ocorre a presença do sinal de controle (clock ativo). O flip-flop tipo D possui uma única entrada denominada "data" (dados). Pode ser construído a partir de um flip-flop JK cujas entradas são complementadas entre si. Veja a seguir o diagrama de blocos, a tabela-verdade e o símbolo lógico desse flip-flop. D Q A Q F Funcionamento Se o clock estiver inativo, o dado de entrada será irrelevante e a saída Q permanece estática (Q A ). 2 SENAI

123 Se o clock estiver ativo e o dado de entrada for, a saída copiará a entrada fazendo com que Q seja igual a. Se o clock estiver ativo e o dado de entrada for, a saída copiará a entrada e Q será igual a. Isso significa que no flip-flop tipo D, a saída Q assume o estado da entrada a partir de um pulso de clock. Preset" e "clear" "Preset" (reajustado) e "clear" (livre) são entradas que permitem a manipulação da saída de modo assíncrono e com prioridade. Elas são necessárias porque sabemos que antes de receber dados e sinal de sincronismo (C) nas entradas, o flip-flop apresenta as saídas em um estado arbitrário: ou ou e, às vezes, é preciso garantir o posicionamento inicial de suas saídas. Essas entradas permitem, por exemplo, que o flip-flop assuma a saída Q = mediante a entrada preset e a saída Q = mediante a entrada clear. Essas entradas são encontradas em alguns flip-flops comercializados em forma de CI. Os símbolos lógicos do flip-flop com preset (PR) e clear (CLR) e seu diagrama de blocos são mostrados a seguir. O preset e o clear são terminais conectados diretamente às entradas das portas que memorizam o dado, não alterando a estrutura básica do biestável. Quando PR é levada para nível, posiciona Q em nível. Quando CLR é levada para nível, posiciona Q em. SENAI 2

124 P e P 2 são as portas de memória de dados. Funcionamento O flip-flop JK com entradas de preset e clear ativas em, funciona da seguinte maneira:! se as entradas de preset e clear estiverem em, o flip-flop funciona normalmente;! se a entrada de preset for para o nível e a de clear permanecer em, a saída Q irá para nível e Q ficará em ;! se a entrada de preset for para o nível e a de clear para, a Saída Q irá para nível e Q para ;! as entradas de preset e de clear não podem assumir o nível simultaneamente, pois isso traria uma situação indesejável na saída. Veja a tabela-verdade a seguir. Preset Clear Q Q não permitido Q Q 22 SENAI

125 Contadores O contador binário é um circuito capaz de contar, segundo determinada seqüência, o número de pulsos que recebe em sua entrada. Os contadores têm grande aplicação nos circuitos digitais. Funcionam, por exemplo, como divisores de freqüência. Fazem também, o seqüenciamento de operações e medidas de freqüência e tempo. Para estudar esse conteúdo, é necessário ter conhecimentos prévios sobre portas lógicas e circuitos biestáveis lógicos. Contadores Os circuitos contadores são construídos a partir de flip-flops ligados em cascata que geram uma seqüência específica de pulsos de saída a partir do comando do um clock. Os contadores, na prática, são utilizados para contagem de eventos de todos os tipos. Essa contagem é feita a partir de um sensor que converte esses eventos em pulsos elétricos. Como exemplo de aplicação prática, pode-se citar a contagem de peças que se movimentam sobre uma esteira em uma linha de produção ou, ainda, registro do número de veículos que passam pelo pedágio de uma rodovia. Como divisor de freqüência, pode-se citar como aplicação prática o relógio digital. SENAI 23

126 Os contadores digitais contam apenas em código binário e são basicamente divididos em duas categorias:! contadores assíncronos;! contadores síncronos. Contadores assíncronos Os contadores assíncronos são caracterizados por não possuirem entradas de clock ligadas juntas, ou seja, a entrada de clock se faz apenas no primeiro flip-flop. As entradas de clock dos flip-flops seguintes são ligadas às saídas dos flip-flops anteriores. Veja esquema a seguir. Há vários tipos de contadores assíncronos. Eles são:! contador de pulsos;! contador seqüencial de a n;! contador de década;! contador decrescente;! contador crescente e decrescente. Contador de pulsos O contador de pulsos é aquele que apresenta em sua saída o código BCD 842 em seqüência. O circuito que realiza essa função é mostrado a seguir. 24 SENAI

127 Suponhamos que nesse circuito as saídas Q A Q B e Q C sejam iguais a e que os flipflops troquem de estado na borda de descida (transição negativa do clock). Na primeira transição do clock (de para ) o estado do flip-flop é mudado e a saída Q A vai para nível. Isso não interfere no flip-flop 2 porque houve somente uma transição de para na entrada de clock do flip-flop 2. Nessa condição, a saída mostrará. Na segunda transição do clock (de para ) o estado da saída do flip-flop muda novamente e há uma transição negativa na entrada de clock do flip-flop 2 que muda de estado. A saída então mostrará e essa seqüência se repetirá sucessivamente. No gráfico de formas de onda mostrado a seguir, notamos que o período Q A é o dobro do período de clock. Q B é o dobro de Q A e o quádruplo do clock. A freqüência de Q A é a metade da freqüência de clock e a de Q B é a quarta parte da freqüência de clock. Isso demonstra que esse tipo de contador é usado como divisor de freqüência. Ele divide o sinal por números que sejam potências de dois (2). Contador seqüencial de a n O contador seqüencial de até um número qualquer é construído com flip-flops com entrada "clear". Para isso é necessário verificar os níveis de saída do contador para número posterior ao desejado. Essas saídas então são ligadas a uma porta NAND cujas saídas, por sua vez, são ligadas às entradas clear dos flip-flops do contador. SENAI 25

128 O circuito a seguir um exemplo desse tipo de contador. Nesse circuito (contador de a 5), recomeça a contagem após o número 5. Por isso, é necessário zerar a contagem no número 6 (6 = ). Nesse caso, as saídas QC, Qb å Qa são ligadas na entrada da porta NAND que zera o contador quando ele assumir esse estado. Contador de década O contador de década é o circuito que efetua a contagem em números binários de zero a nove. Para construir esse circuito, usa-se um contador de pulso de quatro bits cujos flip-flops possuam entrada clear. Para que o contador conte somente de zero a nove, é necessário zerar a contagem no número (). Nesse caso, as saídas Q A Q B Q C Q D são ligadas nas entradas da porta NAND que zera o contador quando ele assume esse estado, reiniciando a contagem. Veja esse circuito ilustrado a seguir. Para construir um contador de a 99, deve-se construir outro circuito igual ao mostrado acima, porém a entrada de clock deve ser retirada do terminal Q D. 26 SENAI

129 Contador decrescente Todos os contadores estudados até aqui são contadores crescentes. O circuito para o contador decrescente é o mesmo que para o contador crescente. A diferença entre um e outro é que o contador decrescente utiliza as saídas complementares de Q A, Q B, Q C, Q D, ou seja, Q A, Q B, Q C, Q D. Observe a seguir a tabela-verdade de um contador decrescente de a 7. Q C Q B Q A Q C Q B Q A Pode-se notar que as saídas complementares indicam um contador decrescente. Outra maneira de se montar um contador decrescente é ligando-se as entradas de clock às saídas complementares do contador como mostra a figura a seguir. Observe que o clock dos flip-flops e 2 está ligado respectivamente em Q A e Q B. Assim, esses flip-flops trocam de estado na transição de subida de QA e QB e na transição de descida de Q A e Q B. SENAI 27

130 Contador crescente e decrescente Como já vimos, a única diferença entre os contadores crescentes e decrescentes é a ligação do clock que é ligado nas saídas Q quando crescente e nas saídas Q quando decrescente. Para se construir um contador que faça contagens crescentes ou decrescentes usa-se uma variável de controle que determine que função o contador deve executar: se crescente ou decrescente. No circuito mostrado a seguir, a chave S é a variável de controle. Assim, quando S estiver aberta, as saídas QA e QB, estarão bloqueadas e as saídas Q A e Q B liberadas. Isso faz com que o contador conte crescentemente. Quando a chave S estiver fechada, as saídas Q A e Q B estarão bloqueadas e as saídas Q A e Q B liberadas, fazendo com que o contador conte decrescentemente. Contadores síncronos Os contadores síncronos são aqueles que possuem as entradas de clock dos flip-flops ligadas juntas. Eles são utilizados em circuitos que operam em freqüências mais elevadas (acima de 7MHz), porque os flip-flops operam praticamente juntos. 28 SENAI

131 Funcionamento do circuito A figura a seguir mostra um circuito de contador síncrono de três bits que utiliza a ligação chamada "parallel carry" (transporte paralelo). Veja também o diagrama de tempo do circuito. Neste circuito, o controle dos flip-flops é feito através das entradas J e K. Assim, quando J = K =, o flip-flop se complementa. Quando J = K =, o flip-flop permanece no estado anterior. Supondo-se que na condição inicial todos os flip-flops estejam ressetados, após o primeiro pulso de clock, somente o FF troca de estado, pois neste flip-flop J = K =, o que resulta em na saída. Após o segundo pulso de clock, FF e FF trocam de estado, pois ambos estão com J = K =, o que resulta em na saída. Após o terceiro clock, somente FF troca de estado, pois nele J = K =, o que resulta em na saída. SENAI 29

132 Após o quarto pulso, FF e FF estão setados, J e K de FF2 estarão com nível através da porta E. Isso provoca a troca de estados nos três flip-flops e joga na saída. Contador de década O contador cujo circuito acabamos de comentar é um contador de módulo igual a uma potência de dois. Às vezes é necessário fazer a contagem de módulos diferentes de 2, ou mesmo fazer a contagem de uma seqüência qualquer. Nesse caso, usa-se um contador de década síncrono com "parallel carry", cujo circuito e tabela-verdade são mostrados a seguir. Clock J = K Q A J = K Q B J2 = K2 Q C J3 K3 Q D Saída O funcionamento deste contador é semelhante ao funcionamento do contador de três bits. A diferença está no fato de que o contador de três bits zera ao final da contagem, enquanto que o contador de década deve zerar no clock subsequente ao 9 (). 3 SENAI

133 Observe na tabela-verdade os níveis lógicos das entradas J e K dos flip-flops no instante do décimo clock e veja que todos os flip-flops ficam ressetados após esse pulso, fazendo com que a contagem recomece. Contador em anel Este contador, também conhecido como "ring counter", funciona de tal modo que o nível lógico de um único flip-flop que se encontra setado se desloque para o fli-flop seguinte cada vez que recebe um pulso de clock. O funcionamento desse tipo de contador pode ser comparado ao do registrador de deslocamento ("shift register"). O circuito do contador de anel e sua respectiva tabela-verdade são mostrados a seguir. Pulso Saídas Q A Q B Q C Q D Ao se pulsar o botão I, os flip-flops, 2 e 3 são ressetados e o flip-flop é setado. Quando os pulsos de clock são aplicados, o flip-flop que estiver com a entrada J em é setado e assim sucessivamente, o nível lógico é deslocado a cada pulso de clock. Quando a seqüência de pulsos é interrompida, um dos flip-flops estará setado. Para que ele seja ressetado, pulsa-se o botão R. SENAI 3

134 Analisando o contador, observa-se que qualquer saída apresenta um pulso a cada quatro pulsos de clock. Isso significa que um contador de anel de "n" flip-flops é um divisor de freqüência por "n". O contador de anel também pode ser construído com flip-flops tipo D, como mostra o circuito a seguir. O funcionamento desse circuito é semelhante ao do circuito anterior: dá-se um pulso de inicialização e FF é levado para nível. Quando o sinal de clock é aplicado, o flipflop que estiver com a entrada em, transporta para a saída esse nível lógico. Contador crescente e decrescente O contador síncrono crescente e decrescente deve ter um bloco lógico com uma entrada acessível, que, quando estiver em zero determinará que o contador faça uma contagem crescente e quando estiver em, determinará que o contador faça uma contagem decrescente. A figura a seguir mostra o circuito de um contador crescente e decrescente de três bits e sua tabela-verdade. 32 SENAI

135 SENAI 33 Tabela-verdade para contagem crescente: Clock J = K Q A J = K Q B J2 = K2 Q C Saída Tabela-verdade para contagem decrescente: Clock J = K Q A J = K Q B J2 = K2 Q C Saída

136

137 Registrador de deslocamento Registrador de deslocamento é um circuito lógico seqüencial construído com multivibradores biestáveis. Esse dispositivo é usado como memória temporária e para fazer deslocamento de dadas para a direita e para a esquerda. O registrador de deslocamento está presente em circuitos de comutação aleatória e seqüencial cujo funcionamento será estudado neste capítulo. Para compreender com facilidade o assunto deste capítulo, é necessário ter conhecimentos prévios sobre circuitos combinatórios e seqüenciais. Registrador de deslocamento O registrador de deslocamento ("shift register", em inglês) é um dispositivo largamente empregado em sistemas digitais. O exemplo mais comum de utilização desse dispositivo é o mostrador ("display") de uma calculadora de bolso. Para registrar o número 325, por exemplo, basta pressionar em seqüência as teclas 3, 2 e 5. No mostrador aparecerão os algarismos 3, 2 e 5 na mesma seqüência. Para que isso aconteça, o algarismo 3 que aparece à direita do mostrador tem que ser deslocado para a esquerda para dar lugar ao algarismo 2 assim que a tecla 2 é apertada. Os algarismos são progressivamente deslocados para a esquerda de modo que se pode perceber que esse circuito utiliza um registrador de deslocamento à esquerda. O registrador de deslocamento também exerce a função de memória temporária. Na calculadora do nosso exemplo, mesmo quando a tecla anteriormente pressionada é SENAI 35

138 liberada, o algarismo continua sendo mostrado no "display". Isso acontece porque o registrador tem a função de se "lembrar" da tecla que foi pressionada. Os registradores de deslocamento também transformam dados em série em dados em paralelo e dados em paralelo em dados em série. Observação Dados em série são aqueles transmitidos por meio de uma única via física como por exemplo, um fio ou cabo. Nesse caso, os bits de informação vêm em seqüência, um após outro conforme mostra o gráfico a seguir. Dados em paralelo são aqueles em que todos os bits são transmitidos simultaneamente. Uma informação transmitida em paralelo precisa de tantos fios quantos forem os bits da informação. Veja ilustração a seguir. Tipos de registradores Conforme o modo como os dados são deslocados no circuito, os registradores podem ser:! Registrador de deslocamento de carga em série;! Registrador de deslocamento de carga em paralelo;! Registrador universal de deslocamento. 36 SENAI

139 Registrador de deslocamento de carga em série Registrador de deslocamento de carga em série (em inglês "Serial load shift register") é aquele no qual os dados são deslocados um bit por vez. Veja diagrama do circuito a seguir. Pelo diagrama de blocos desse registrador, notamos que foram empregados quatro flip-flops do tipo D. Nele, os bits de dados ( e ) são introduzidos nas entradas de dados em série (D) de FF. A entrada de "clear" (CLR) reajusta todos os biestáveis em. Os pulsos de entrada de "clock (C) deslocam as informações de entradas de dados em série até as posições Q A, Q B, Q C Q D que, por sua vez, são o conteúdo de cada biestável ou registrador. Funcionamento! Se todos os biestáveis estiverem ressetados (Q = ) a saída será igual a. Nessa condição, o carregamento em série funciona do seguinte modo: colocando a entrada "clear" (CLR) em nível compatível com o estado ou, a entrada de dados (D) em e pulsando a entrada do clock uma vez, o resultado na saída será (Q A =, Q B =, Q C =, Q D = );! colocando em D e pulsando C uma segunda vez, o resultado na saída será (Q A =, Q B =, Q C = Q D = );! pulsando C (terceiro pulso), o resultado na saída será (QA =, QB =, QC =, QD = );! mantendo na entrada D e dando um quarto pulso, o resultado na saída será (QA =, Q B =, Q C =, Q D = ). SENAI 37

140 Como os dados foram carregados bit a bit e deslocados para a direita, esse circuito corresponde ao de um registrador de deslocamento de carga em série à direita. As forma de onda a seguir ilustram o modos de operação desse circuito. Analisando essas formas de onda, observamos que todos os biestáveis estão setados de modo que no ponto a (entrada "clear" que opera de maneira assíncrona), os biestáveis são todos ressetados em. Observamos também que na entrada de dados em série (ponto b), é colocado nível na entrada D do FF; na transição (borda de subida) do pulso de clock, o nível é transferido para a saída Q A ; o resultado na saída é. O pulso 2 de clock transfere o nível para a saída Q A. Ao mesmo tempo, o nível na entrada D do FF2 é transferido para a saída Q B. O resultado da saída agora é. O pulso 3 do clock transfere o nível para a saída Q A. O número, na entrada do FF3, é transferido para a saída desse biestável (Q C ). O resultado na saída do registrador é agora. O pulso 4 do clock transfere um para a saída Q A. O número na entrada D do FF4 é transferido para a saída desse biestável (Q D ). O resultado na saída do registrador é então. 38 SENAI

141 Assim, para carregar em série a palavra foram necessários 4 pulsos de clock. O pulso 5 acrescenta um novo à esquerda (em Q A ) e o à direita è deslocado para fora do registrador e é perdido. Nesse caso, o resultado na saída do registrador é. Registrador de deslocamento de carga em paralelo O registrador de deslocamento de carga em paralelo (em inglês "parallel-load shift register") carrega todos os bits de informação imediatamente com apenas um pulso de clock. Veja a seguir o diagrama lógico de um registrador de deslocamento de quatro bits com carga em paralelo. Ele é composto por quatro flip-flops JK com entradas CLR e PR ativas em nível. O carregamento de dados em paralelo é feita através da entrada de preset (PR). A realimentação se faz por meio de linhas de realimentação (Q D e Q D de FF4 a J e K de FF, respectivamente). A função da realimentação é recuperar os dados que seriam perdidos na extremidade direita do registrador. SENAI 39

142 Funcionamento O diagrama das formas de onda mostrado a seguir demonstra o funcionamento de um registrador de deslocamento à direita com recirculação de carga em paralelo. Antes do pulso a, na forma de onda da entrada de clear (que é assíncrona e portanto não necessita de nenhum pulso de clock para reajustar o registrador) as saídas são. No ponto a, as saídas são imediatamente ressetadas para. No ponto b, as entradas de dado em paralelo A e B estão ativadas. Como elas são entradas assíncronas, as saídas de FF e FF2 vão imediatamente para o nível. No ponto c, as entradas de dados em paralelo A e B são desativadas. O registrador agora está carregado com. Na transição de descida do pulso de clock, os dois números se deslocam para uma posição à direita e o resultado depois do pulso de clock é. Outro deslocamento é direita ocorre na transição de descida do pulso 2 de clock. O resultado nas saídas dos biestáveis J e K é. 4 SENAI

143 Na transição de descida do pulso 3 de clock, ocorre também um deslocamento direita. Devido à linha de realimentação o nível em Q D é deslocado e volta para a Q A de FF. O resultado após o pulso 3 de clock é. O pulso de clock desloca o registrador que avança uma casa à direita. O nível em Q D é deslocado para Q A e o conteúdo do registrador é, ou seja, o mesmo conteúdo carregado no registrador antes do pulso de clock. Assim, foram necessários quatro pulsos de clock para que os dados completassem o círculo e retornassem à posição inicial. No ponto d do diagrama de tempos, a entrada de clear vai para o nível e, por ser uma entrada assíncrona, todos os biestáveis são ressetados. Observação O pulso 5 do clock não tem nenhum efeito porque a entrada de clear tem prioridade sobre a entrada de clock. No ponto e na forma de onda de carga da entrada em paralelo, pode-se observar que, durante um curto espaço de tempo, a entrada D de dados em paralelo é ativada e, em seguida desativada. Essa entrada carrega no registrador. O pulso 6 de clock recircula, ou seja, faz o nível da saída QD completar o círculo e retornar a QA. Após o pulso, no registrador aparece. Os pulsos 7, 8 e 9 deslocam o que avança três casas à direita. Após os quatro pulsos (6 a 9), os dados são os mesmos que os iniciais:. Registrador universal de deslocamento Registrador universal de deslocamento é aquele que:! carrega os dados tanto em série quanto em paralelo;! permite que os dados sejam lidos em série e em paralelo;! mantém o dado por comando;! desloca o dado para a direita e para a esquerda. Estrutura Esse registrador contém dez entradas e quatro saídas. As saídas estão conectadas com as saídas (Q) normais de cada biestável dentro do CI. SENAI 4

144 Veja a seguir o símbolo lógico do circuito integrado do registrador universal de deslocamento (em inglês, "universal shift register"). A, B, C e D são as entradas de carga em paralelo. SR é a entrada em série com deslocamento à direita. Esta entrada introduz bits na posições A (Q A quando o registrador é deslocado para a direita). SL é a entrada em série com deslocamento à esquerda. Ela introduz bits na posição D (Q D quando o registrador é deslocado para a esquerda). C é a entrada de clock. Dispara os quatro biestáveis na transição de para do pulso de clock. CLR é a entrada clear. Quando ativada em, reajusta cada biestável em zero. S e S são os controles de modo que habilitam o registrador a deslocar à direita ou à esquerda, a carregar em paralelo e a manter (hold) o dado de saída (memória) por meio de uma estrutura de desconexão rápida (circuito porta). Circuito de acionamento de motor com registrador de deslocamento A partida de motor trifásico de rotor bobinado também pode ser feita por comando automático por meio de um circuito eletrônico. 42 SENAI

145 Para isso, utiliza-se um registrador de deslocamento e um oscilador que gerarão pulsos de clock. O registrador de deslocamento é montado a partir de quatro flip-flops JK que são transformados em flip-flop tipo D com a conexão das entradas J e K por meio de uma porta inversora. O oscilador é montado a partir de dois monoestáveis e algumas portas lógicas. Veja a seguir o diagrama do circuito de comando eletrônico. Analisando-se o circuito, observa-se que também são empregados quatro amplificadores com reforçadores de sinal ("buffers") nas saídas Q A e Q D. Estes, acionam os relés da interface entre o circuito de comando e o de potência. Um outro amplificador é usado para reforçar o sinal de clock que é levado aos flip-flops. A porta OU é usada como auto-alimentação (selo), pois logo que a saída QA passa a nível, pode-se soltar o botão S. Assim, fica garantido o nível na saída da porta OU. Esta porta, por sua vez, mantém o nível no terminal "data" do primeiro flip-flop. Funcionamento Os monestáveis, que formam o oscilador, são disparados, de forma alternada, ou seja, a saída invertida do monoestável A dispara o monoestável B e vice-versa. SENAI 43

146 O funcionamento do oscilador inicia com o disparo do monoestável A. O sinal de disparo vem da saída da porta E que é resultado do nível da saída invertida do monoestável B e do nível proveniente do botão S. Quando o monestável A volta ao repouso, sua saída invertida dispara o monoestável B. Essa oscilação se repete até que a saída Q D do registrador receba nível. Nesse momento, o oscilador pára porque o monoestável A é ressetado pela inversão do sinal de Q D. O sinal de clock é então retirado da saída invertida do monoestável A e utilizado para o deslocamento seqüencial do nível presente no terminal "data" dos flip-flops. A cada deslocamento do sinal, um contator do circuito principal é ligado, acionando o motor e acelerando-o gradativamente. 44 SENAI

147 Conversor D/A Nos sistemas digitais ocorre freqüentemente a necessidade de converter uma informação digital em analógica ou uma informação analógica em digital. Esse processo de conversão trabalha com sinais analógicos e digitais. Entende-se por sinal analógico aquele que varia continuamente desde uma tensão mínima até uma tensão máxima, passando por todos os valores intermediários. O sinal digital, por sua vez, é aquele que tem apenas dois níveis: mínimo () ou máximo (). Os circuitos que fazem a conversão desses sinais, são chamados de conversor digital/analógico (conversor D/A) e conversor analógico/digital (conversor A/D). O conversor D/A será estudado neste capítulo. Conversor D/A O circuito conversor D/A é utilizado para converter um sinal digital em um sinal analógico. A informação digital geralmente é codificada em um código binário e a partir desse código faz-se a conversão para uma saída analógica. A figura a seguir ilustra a função de um conversor D/A. SENAI 45

148 O circuito básico de um conversor D/A é formado por uma rede de resistores e um amplificador de soma como mostra o diagrama de blocos a seguir. A rede de resistores é constituída por diodos e resistores. Os resistores têm a função de somadores de níveis e os diodos evitam o retorno da corrente. Veja figura a seguir. Observação A entrada D é o bit mais significativo. Funcionamento Para compreendermos o funcionamento do circuito, vamos aplicar os níveis lógicos às suas entradas:! 5 V CC = nível lógico ;! V CC nível lógico. A aplicação dos níveis lógicos pode apresentar as seguintes condições:. Se tivermos nível em todas as entradas, a tensão V S sobre R' será V. 2. Se a entrada D tiver nível lógico e as outras entradas tiverem nível lógico, teremos: V S (VCC *,7) & # R' & R ' R' 4, # & 7.98 ou 7,98 mv 46 SENAI

149 ou V S = 8 mv Observação O valor de R' que é somado a R pode ser desconsiderado pois R' é muito menor que R e praticamente não fará diferença no valor final. Veja a seguir o cálculo feito novamente desconsiderando R'. V S & V CC *,7 # R' & R 4, # &,8 ou 8 mv 3. Se a entrada C tiver nível lógico e as outras entradas apresentarem nível lógico, V S será: V S & V CC *,7 # R' & 2R 4,3 75 # &,4 ou 4 mv 4. Se a entrada B tiver nível lógico e as outras entradas apresentarem nível lógico, VS será: V S & V CC *,7 # R' & 4R 4,3 25 # &,2 ou 2 mv 5. Se a entrada A estiver em nível lógico e as outras entradas apresentarem nível lógico VS será: V S & V CC *,7 # R' & 8R 4,3 43 # &,ou mv Pelas cinco condições descritas acima, é possível perceber que a tensão foi proporcional ao peso de cada bit, ou seja,, 2, 4, ou 8 vezes,25 mv. Vamos analisar agora uma condição em que mais de uma entrada assume valor. Se, por exemplo, os níveis lógicos forem, V S será: V V & *,7 V # R' ' R *,7 CC CC S # 4R R' V S 4(V & CC *,7) # R' '(V 4R CC *,7) # R' SENAI 47

150 V V S S V S 5(VCC *,7) # R' & 4R 5 (VCC *,7) # R' & # 4 R 5 4,3 # & # &,ou mv A tabela-verdade a seguir mostra os valores da tensão de saída VR para cada entrada: Entradas ABCD Vs (mv) O circuito visto tem a desvantagem de apresentar um baixo nível de tensão na saída. Para solucionar esse inconveniente, pode-se montar um circuito com amplificadores operacionais cuja função é amplificar os sinais de saída. Conversor A/D com amplificador operacional O amplificador somador de um circuito operacional utiliza um amplificador inversor construído a partir de um amplificador operacional. 48 SENAI

151 A figura a seguir mostra um circuito básico de um amplificador inversor que utiliza um amplificador operacional. Neste circuito o ganho do amplificador é determinado pela relação R2/R e é uma inversão de fase de 8o entre a entrada e a saída. O circuito somador de tensão com amplificador operacional é mostrado a seguir. Nesse circuito, a tensão de saída poderá ser calculada pela seguinte expressão: R R F F F F V S & * # V ' # V2 ' # V3 '... ' # R A RB R C RN R R V N Essa expressão representa uma soma ponderada das tensões V, V 2, V 3, V 4... V N. SENAI 49

152 A figura a seguir mostra um conversor digital-analógico que utiliza um amplificador operacional que nada mais é do que uma aplicação do circuito somador. R R F F F F V S & * # VD ' # VC ' # VB ' # R 2R R 4R R 8R V A Como V A, V B, V C e V D podem assumir dois valores ( ou ), os valores dos resistores são múltiplos do valor R. Assim, podemos escrever a expressão da seguinte maneira: V S RF & * R 2 D # V ' C 2 ' B 4 ' A / - 8. Onde V é a tensão de nível e A, B, C, D são os bits do código binário. Para melhor entendimento do funcionamento do conversor, exemplificaremos um circuito com valores numéricos para a conversão de sinais digitais para analógicos. 5 SENAI

153 Quando as entradas forem : A B C D V S RF & * R 2 D # V ' C 2 ' B 4 ' A / / V S & * # 5 - & * ou - V 5 8. Suponhamos que todas as entradas estejam em nível. O valor de V S então será: V S & * # 5 ' 2 ' / ' ' 4 ' 2 ' / 25 / V S & * 8 # - & * 8 # - & * 5 ou - 5 V A seguir, mostramos a tabela-verdade do circuito conversor digital-analógico com amplificador operacional. Entradas ABCD Saída Vs SENAI 5

154 Se compararmos as duas tabelas-verdades dos circuitos conversores, é possível perceber que com a utilização do amplificador consegue-se um nível de tensão satisfatório. Todavia, a tensão de saída é negativa. Para solucionar este problema, devemos colocar um amplificador operacional inversor de ganho unitário para poder inverter o sinal na saída. Conversor D/A com chave seletora digital O circuito conversor D/A também pode ser construído com chaves seletoras digitais ligadas na entrada. A figura a seguir mostra esse tipo de circuito. Neste circuito, as chaves analógicas são controladas pelo nível lógico colocado nas entradas A, B, C, e D. Quando o nível lógico é, as chaves se fecham e aterram as entradas do somador inversor. 52 SENAI

155 SENAI 53 Quando o nível lógico é, as chaves se fecham ligando a tensão de referência nas entradas do somador inversor. A tensão de referência deve ser uma tensão estabilizada para que o conversor não apresente erros na conversão. Deve ainda ser de valor negativo para que a tensão de saída seja positiva. Assim, o uso do amplificador inversor deixa de ser necessário. A tensão de saída pode ser calculada pela expressão: -. / 2 ' ' ' # & * 8 A 4 B 2 C D V R R V Ref S Este circuito pode ser estendido para qualquer número de bits de entrada. Nesse caso, a expressão será: -. / 2 ' ' ' ' ' # & * N X... 8 A 4 B 2 C D V R R V f Re S Para melhor entendimento do funcionamento desse tipo de conversor, exemplificaremos um circuito com valores numéricos e seu cálculo da tensão de saída. Se, neste circuito, V Ref = - 5V e todos os bits de entrada estiverem em nível V R será: -. / 2 ' ' ' # & * 8 A 4 B 2 C D V R R V f Re S -. / 2 ' ' ' * # & * V S

156 V S 2 8 ' 4 ' 2 ' / & * 8 # * - 8. V S 25 / & 8 - & 5 ou5 V 8. O emprego das chaves digitais soluciona alguns problemas nos circuitos conversores, ou seja:! a tensão negativa na saída, pois VRef é um valor negativo;! a estabilização da tensão de saída, pois VRef é um sinal estabilizado;! a degradação da tensão de saída, pois os níveis lógicos e não são exatamente um valor determinado e sim um valor variável dentro de uma faixa. Veja gráfico a seguir. Os conversores D/A vistos até agora apresentam a seguinte desvantagem: com o aumento dos bits de entrada, o valor dos resistores torna-se muito alto. Como estes resistores devem ser de precisão, torna-se difícil a obtenção dos valores necessários. Para solucionar esse tipo de problema, devemos utilizar na entrada a rede R-2R. Conversor D/A com rede R-2R O conversor D/A com rede R-2R é constituído por uma rede de resistores e um amplificador somador. Esse circuito também é conhecido como conversor D/A do tipo escada. A função da rede de resistores R-2R é a mesma das outras redes vistas anteriormente, ou seja, ela fornece um nível de tensão ponderado de acordo com os níveis lógicos ligados em sua entrada. Na rede de resistores R-2R somente dois valores de resistores são utilizados, sendo um o dobro do outro. 54 SENAI

157 Veja a seguir o esquema do circuito de um conversor D/A que utiliza a rede R-2R. Funcionamento Na condição inicial será aplicado o nível lógico na entrada D que é o bit mais significativo. As demais entradas ficam em nível. O circuito será: Para calcular a tensão VR, faz-se primeiramente a simplificação da malha que está dentro do retângulo tracejado. O circuito então ficará assim: SENAI 55

158 Aplicando-se a lei de Ohm, obtém-se: V S = I R VCC VCc I & & 2R ' R 3R V S & V CC 3R V # R & 3 CC Quando apenas a entrada C estiver em nível lógico, o circuito será: O circuito equivalente simplificado será: 56 SENAI

159 Para calcular a tensão VS empregamos a fórmula: V S & VCC # R 2R ' R & 2 VCC # R 3R V & 2 6 CC V S & V CC 6 Quando apenas a entrada B estiver em nível lógico, o circuito será: O circuito equivalente simplificado será: SENAI 57

160 Para calcular a tensão V S' teremos: VCC VCc I & & 2R ' R 3R V S' & V CC 3R # R V S' & V CC 3 Encontrado o valor de V S' podemos calcular o valor de VS: Observe que, no circuito, apenas os dois resistores em paralelo foram simplificados. É sobre eles que a tensão VS recai. Partindo da tensão VS' é possível concluir qual a tensão VR = VS'. como V S' V & 3 CC, temos : V S & V CC 3 4 V S & V 3 CC # 4 & V 2 CC 58 SENAI

161 Quando a entrada A estiver em nível lógico o circuito será: O circuito simplificado equivalente será: V A = IR VCC I & 2R ' R V A VCC & 3R # R & V CC 3 Se observarmos o circuito no retângulo tracejado, podemos perceber que sua simplificação resulta em: SENAI 59

162 A tensão no ponto b seria a metade da tensão no ponto a. Logo: V B VA & 2 Como V A & V CC 3, V B & V CC 3 2 V & 3 CC VCC # & 2 6 O circuito equivalente nos pontos B, C e D será sempre igual ao apresentado na figura anterior, isto é dois resistores de igual valor em série. Isso faz com que a tensão do ponto seguinte seja a metade do ponto antecedente. Com isso, é possível calcular a tensão V S de saída do ponto D, que é a menor. V B V & 6 CC V C & VB 2 & V CC 6 2 & V CC 2 V D & V 2 C & V CC 2 2 VCC & 24 V D & V S & VCC 24 Observação Em cada caso visto, a impedância das entradas é igual a 3R. Nos casos explicados, a tensão de saída V S tem uma proporcionalidade em relação ao bit alimentado. DCBA VCC VS = = --- VCC 3 3 DCBA VCC VS = = --- VCC 6 6 DCBA VCC VS = = --- VCC SENAI

163 DCBA VCC VS = = --- VCC Com isso podemos retirar uma expressão para calcular VS. VS = --- VCC. D VCC. C VCC. B VCC. A Colocando VCC em evidência, temos: VS = VCC (---. D C B A) Onde A, B, C e D são os níveis lógicos ou das entradas. Se tivermos, por exemplo, nas entradas A, B, C e D e VCC = 6V, teremos: VS = VCC (---. D C B A) VS = 6 ( ) VS = 6 ( ) 24 5 VS = VS = = 3,75V 24 SENAI 6

164 Conversor D/A com rede R-2R, amplificador operacional e chave analógica A figura a seguir mostra um circuito conversor digital/analógico com rede R-2R que utiliza um amplificador operacional e chave analógica. Neste circuito, é possível calcular o ganho do amplificador operacional por meio da relação g = RF. 3R A tensão VS' pode ser calculada por meio da expressão: RF' VS' = - VS R Para calcular VS temos; VS = Vref (---. D C B A) Substituindo VS em VS', temos: RF VS' = - VRef (---. D C B A) R 62 SENAI

165 Para melhor entendimento, exemplificaremos com valores numéricos: VRef = -6V R = k, logo, 2R = 2k RF = 2k Calcularemos a tensão de saída para VS' para DCBA RF VS' = - VRef (---. D C B A) R 2k VS' = - (-6). ( ) k 5 2 VS' = 6 ( ). 4 = 6 (4 + ). 4 = = VS' = V SENAI 63

166

167 Conversor A/D O conversor A/D (ou conversor analógico/digital) é um sistema eletrônico que recebe uma tensão analógica em sua entrada e converte essa tensão em sua saída para um valor digital correspondente. Neste capítulo, estudaremos os circuitos que efetuam essa conversão. Processo de conversão O processo de conversão analógico/digital consiste basicamente em aplicar uma informação analógica em um conversor e recolher na saída uma informação digital correspondente. A ilustração a seguir mostra um diagrama de bloco do conversor A/D. Os conversores A/D mais comuns são:! conversor A/D tipo contador de rampa;! conversor A/D tipo contador de rampa contínuo;! conversor A/D de aproximação sucessiva;! conversor A/D integrador por dupla inclinação. SENAI 65

168 Conversor A/D do tipo contador de rampa A figura a seguir mostra o diagrama de blocos de um conversor A/D contador de rampa (em inglês: "ramp counter AD converter"). Ele tem esse nome porque a sua tensão de saída aumenta gradualmente de forma semelhante a uma rampa. Funcionamento A conversão é iniciada com um pulso de "start" que zera o contador. O comparador é alimentado com a tensão analógica desejada. A saída do comparador aciona a porta E e libera a entrada de pulsos de clock no contador. O contador começa a receber pulsos e indica na saída, em linguagem binária, os pulsos recebidos. O conversor D/Á ligado na saída do circuito converte o valor binário da saída para analógico e envia os sinais para o comparador. Quando a tensão da saída do conversor D/A for igual à tensão da entrada analógica, a saída do comparador será zerada. Isso bloqueia a entrada do clock e a saída digital indicará um valor em binário correspondente à tensão analógica. Vantagens e desvantagens A vantagem desse tipo de conversor é ser simples, preciso e d baixo custo. 66 SENAI

169 Esse conversor, porém, é muito lento e tem que ser zerado para realizar nova conversão quando houver uma diminuição da tensão da entrada analógica. Para solucionar tais problemas, utilizam-se os conversores de rampa contínuos que utilizam contadores crescentes e decrescentes. Conversor A/D tipo contador de rampa contínuo O conversor A/D tipo contador de rampa contínuo não necessita de sinal de "start" para iniciar a conversão. Ele faz a conversão toda vez que há variação na entrada analógica, mesmo que haja aumento ou diminuição da tensão. Veja na figura a seguir, o diagrama de blocos deste circuito. Funcionamento O funcionamento desse tipo de conversor é semelhante ao funcionamento do conversor tipo rampa. Quando a entrada analógica é alimentada com algum nível de tensão, é enviado ao circuito um sinal positivo (quando houver um aumento de tensão na entrada) ou negativo (quando houver diminuição de tensão na entrada). De acordo com o sinal recebido pelo circuito de controle, ele determina se a contagem é progressiva ou regressiva e libera a entrada do sinal de clock. A contagem se realiza até que a tensão enviada pelo conversor D/A se iguale à tensão de entrada e a saída SENAI 67

170 do comparador seja zerada. Isso fará o circuito de controle bloquear a entrada de clock e a saída indicará um valor em binário correspondente à entrada analógica. Conversor de aproximação sucessiva Quando a velocidade de conversão é o fator mais importante, o tipo de conversor mais usado é o conversor A/D de aproximação sucessiva. Esse tipo de conversor utiliza um circuito denominado de amostra e retenção que será estudado a seguir. Circuito de amostra e retenção Um conversor A/D requer um certo tempo para converter um sinal analógico em um sinal digital correspondente. Se houver uma mudança do sinal analógico antes que a conversão seja efetuada, o conversor pode apresentar erros. Para impedir isso, devemos utilizar o circuito de amostra e retenção. O circuito de amostra e retenção (em inglês, "sample and hold") é um amplificador com duas funções d operação distintas controladas por um sinal lógico. Uma das funções do amplificador é a de fornecer uma amostra da tensão. Nesse caso, o circuito funciona como um amplificador comum cuja tensão de saída segue a tensão de entrada. A outra função é a de retenção, ou seja, a tensão de saída se mantém constante no valor final do período de amostra. As figuras a seguir mostram o símbolo e o esquema do circuito de amostra e retenção. Analisando o circuito, podemos notar que:! o amplificador A é um buffer de entrada com entrada em alta impedância; 68 SENAI

171 ! o amplificador A 2 é um buffer com alta impedância de entrada e baixa impedância de saída;! a chave S é geralmente um circuito FET. Funcionamento Quando a chave S é fechada, o capacitor se carrega rapidamente com a tensão de entrada. Quando S é aberta, a tensão se mantém com o valor que havia atingido quando a chave for aberta porque o capacitor retém a carga e o amplificador A 2 de alta impedância. Enquanto a chave fica aberta, a saída de A 2 mostrará o último valor que estava no capacitor. Quando a chave se fechar novamente o capacitor se carregará com o novo valor de amostra, que será retido e indicado na saída. As formas de onda a seguir ilustram o funcionamento desse circuito. Circuito do conversor O conversor de aproximação sucessiva (em inglês: "successive approximation A/D converter") é utilizado quando a velocidade de conversão é fator importante, pois sua velocidade de conversão é de apenas alguns microssegundos. SENAI 69

172 A figura a seguir mostra o circuito desse tipo de conversor. Analisando o circuito, é possível destacar os seguintes blocos:! um contador em anel formado pelos flip-flops tipo A(FF a FF6) que serão ativados sempre um de cada vez e em nível alto;! quatro flip-flops (FFD a FFA) que são utilizados para registrar os bits digitais que alimentam a saída e o conversor D/A;! um conversor D/A com a função de enviar sinal ao comparador;! um circuito de amostra e retenção ("sample and hold");! um comparador que recebe a tensão da entrada analógica através do circuito de amostra e retenção e a tensão do conversor D/A. Após a realização da comparação, o comparador fornece em sua saída:! nível quando VO > VO+! nível quando VO < VO+ Funcionamento Suponha que a entrada analógica seja alimentada com 2 V. A conversão é iniciada com um pulso de "strobe". Quando esse pulso surge, o circuito de amostra e retenção leva para a saída o valor da tensão analógica que estava na entrada e a entrada "Data" de FF fica em nível. 7 SENAI

173 Quando surgir o primeiro pulso de clock, FF transferirá o nível de sua entrada "data" para a saída e setará FFD e ressetará FFC, FFB e FFA. A entrada do conversor terá os níveis lógicos e a saída 8 V. O comparador terá em sua entrada VO- VO+, portanto a saída terá nível lógico. Isso inibirá a entrada de ressete dos flip-flops FFD a FFA. Quando surgir o segundo pulso de clock, FF2 transferirá o nível de sua entrada "data" para sua saída e setará FFC. A entrada do conversor terá agora os níveis lógicos e a saída, 2 V. A saída do comparador continua com nível lógico, pois VO- = VO+ e as entradas de ressete de FFD a FFA continuam inibidas. Quando surgir o terceiro clock, FF3 transferirá o nível lógico de sua entrada para a saída e setará FFB. A entrada do conversor apresentará, agora, os níveis lógicos e 4V na saída. A saída do comparador passará para o nível lógico, pois VO- < VO+ e possibilitará o ressete dos flip-flops FFD a FFA. Quando surgir o quarto pulso d, clock, FF4 transferirá para a sua saída o nível lógico, setará FFA e ressetará FFB. A entrada do conversor D/A terá agora os níveis lógicos e a saída, 3V. O comparador continua com nível lógico em sua saída, pois V- V+ e os pinos de ressete dos flip-flops continuam habilitados. Quando surgir o quinto pulso de clock, FF5 transferirá para a sua saída o nível lógico da entrada 2 ressetará FFA. A entrada do conversor D/A terá os níveis lógicos e a saída será de 2V. SENAI 7

174 O comparador volta, então, a ter nível lógico em sua saída e inibe os pinos de ressete dos flip-flops. Quando surgir o sexto pulso de clock, FF6 transportará para a sua saída o nível lógico de sua entrada e habilitará as portas E. Estas transportarão os níveis lógicos da entrada do conversor para a saída digital que é o valor correspondente à entrada analógica. A saída Q6 de FF6 também habilita novamente o circuito de amostra e retenção cuja função é reter o novo valor de tensão. Quando surgir o sétimo pulso de clock, o ciclo se repete e o novo valor binário, correspondente à tensão analógica será transportado para a saída digital quando FF6 for setado novamente. Conversor AD integrador por dupla inclinação Esse conversor é largamente empregado em instrumentos de medição onde a velocidade de conversão não é fator de importância. Veja esse circuito na figura a seguir. 72 SENAI

175 Funcionamento O conversor A/D por dupla inclinação funciona da seguinte maneira: Ao aplicarmos uma tensão na entrada analógica, o circuito, integrador começa a fornecer uma tensão (-VO) em rampa negativa para a entrada inversora do comparador. Assim que a entrada inversora recebe alguns milivolts de tensão, o limiar do comparador é ultrapassado (VO < ). Então, a saída do comparador vai para nível e a unidade de controle libera os pulsos de clock para o contador. Quando o bit mais significativo do contador atingir nível, termina o tempo t e a chave analógica é acionada ligando V Ref ao integrador em lugar d V E. A tensão de referência é de sinal oposto e de maior amplitude que a tensão de entrada. Assim, a saída do integrador passa a integrar no sentido positivo. O contador, por sua vez, continua contando durante o tempo de descarga do capacitor C até atingir o limiar do comparador (VO > ). Nesse instante, a saída do comparador cai para V e inibe os pulsos de clock do contador. O contador terá em sua saída um valor binário proporcional à tensão analógica de entrada. O gráfico a seguir mostra a forma de onda na saída do integrador. No gráfico temos:! t é o tempo do primeiro período de conversão (t = 2/F); SENAI 73

176 ! t 2 é o tempo do segundo período de conversão t V & V E 2 # Re f 2 f! Vmax é a saída do integrador no final do primeiro período de conversão. V E V max & # R C t! V Ref é a tensão de referência - valor negativo > V E ;! V E é a tensão de entrada;! N é o número de bits da saída digital;! f é a freqüência de clock no contador. Observação A constante RC de carga não influi no valor binário porque o tempo de integração depende da freqüência de clock. Isso faz t ficar constante. 74 SENAI

177 Verificação de funcionamento dos flip-flops RS e JK Nesta prática você vai verificar o funcionamento dos flip-flops RS e JK presentes nos circuitos dos módulos CL-7 e CL-8 do treinador eletroeletrônico. Equipamento! Treinador eletroeletrônico Procedimento. Monte o circuito a seguir. 2. Mantenha as chaves S e S2 abertas (nível lógico em R e S = ). Qual o valor das saídas e Q? Explique a razão desse valor. Saída Q Saída Q SENAI 75

178 3. Feche as chaves S e S2 (R e S = ). Qual o valor das saídas e Q? Explique a razão desse valor. Saída Q Saída Q 4. Qual a condição necessária nas entradas R e S para que o flip-flop mantenha as saídas Q e Q complementares e a capacidade de memorização? 5. Monte a tabela-verdade do flip-flop RS. Observação O flip-flop do ensaio apresenta as entradas R e S com inversão, ou seja, R e S. 76 SENAI

179 6. Monte o circuito a seguir. 7. Com o auxílio das chaves S, S 2, S 3, S 4 e S 5 monte a tabela-verdade tomando como referência o data book TTL (CI 7476). 8. É possível permitir que a saída Q defina um nível lógico sem que sejam dados pulsos em JK e clock? Justifique sua resposta. 9. Qual a condição das chaves e, conseqüentemente, das entradas R, S, J e K para que a cada pulso de clock se possa fazer as saídas trocarem de estado? Por quê? SENAI 77

180

181 Implementação de sistema de partida de motor trifásico com flip-flops RS Nesta prática você vai comprovar o funcionamento de flip-flops do tipo RS em um circuito de comando de motor trifásico com reversão de sentido de rotação. Equipamento! Treinador eletroeletrônico! Motor trifásico Material necessário! Contatores! Fusíveis! Relé térmico Procedimento. Analise o circuito de comando digital mostrado na figura. Observação Este é um circuito no qual S faz o motor girar em um sentido e S 2 faz o motor girar em sentido contrário. S é o botão de parada e e 2 é o contato do relé térmico. Quando o motor estiver em funcionamento, a reversão só será possível desligando-se o motor por meio de S e acionando o botão (S ou S 2 ) correspondente ao sentido de rotação desejado. SENAI 79

182 2. Após analisar o circuito, escreva o nome dos módulos a serem utilizados na sua implementação. 3. Se o circuito fosse implementado em placa de contatos, quais os CIs das famílias TTL e CMOS seriam necessários para implementá-los? Pesquise a resposta em data books e escreva os nomes dos CIs abaixo. 4. Monte o circuito analisado e teste seu funcionamento. 5. Os relés d e d2 acionam os contatores que comandam o motor. Em função disso e do esquema mostrado na figura abaixo, desenhe o circuito que realize o interfaceamento entre os relés d e d2 e os contatores. Escolha os fusíveis, os contatores e o relé térmico em função do motor utilizado. Coloque um intertravamento elétrico entre os contatores. 6. Mostre o desenho para seu instrutor e, se aprovado, monte o circuito. 7. Acione o circuito e responda: a) Por que, quando o circuito é ligado por meio de S, não se pode inverter a rotação por S2? 8 SENAI

183 b) Quais as vantagens de um circuito digital sobre um circuito eletromecânico? SENAI 8

184

185 Verificação de funcionamento de um flip-flop JK em um sistema de partida de um motor trifásico Nesta prática você vai comprovar o funcionamento de um flip-flop JK em um sistema de partida estrela-triângulo para motor trifásico com comando eletroeletrônico que utiliza flip-flops RS e JK. Equipamento! Treinador eletroeletrônico! Motor trifásico Material necessário! 3 contatores! Relétérmico Procedimento. Monte o circuito a seguir. 2. Energize o circuito e teste seu funcionamento. Observação Ao pressionar S os reles d e d2 devem ser energizados, e d3 deve permanecer desenergizado. Após alguns segundos, d2 se desenergiza, d3 é energizado e d permanece energizado. Se acionados, E2 e S desenergizam todos os relés. SENAI 83

186 3. Observe o circuito de potência que fornece alimentação ao motor, mostrado a seguir. Desenhe o esquema da interface que permite o acoplamento do circuito de comando e o de potência. 4. Mostre o desenho do esquema ao seu instrutor. Se aprovado, monte a interface e circuito de potência. Coloque um intertravamento elétrico entre os contatores. 5. Meça as correntes das ligações estrela e triângulo e anote o valor medido. Ligação estrela Ligação triângulo 6. Responda: a) Qual a finalidade do monoestável no circuito de comando? b) Qual a finalidade das duas portas E, conectadas à saída do flip-flop JK? 84 SENAI

187 c) Qual a finalidade da porta inversora (NÃO) conectada à porta E da saída Q do flipflop JK? d) Ao se pressionar S, como o flip-flop JK leva sempre a saída Q para nível? e) Explique por que as entradas J e K estão unidas. f) Cite quantos e quais circuitos integrados TTL e CMOS seriam necessários para a montagem desse circuito. g) Como seria o amplificador que alimenta o relé, caso fosse montado em um circuito impresso? Desenhe o circuito. h) Quais as vantagens do sistema de comando eletrônico sobre o eletromecânico? SENAI 85

188

189 Montagem de um contador assíncrono Nesta prática você vai montar um contador assíncrono com flip-flops de modo a verificar seu funcionamento. Equipamento! Treinador eletroeletrônico Material necessário! Cabos de ligação Procedimento. Monte o circuito abaixo. Utilize uma chave para gerar os sinais de clock. Ligue as saídas QA, QB, QC e QD aos LEDs indicadores; a leitura será feita em binário. Convenção LED aceso = nível lógico LED apagado = nível lógico SENAI 87

190 2. Dê cinco pulsos de clock e, a cada pulso, registre a condição dos LEDs na tabela a seguir. Pulso Q D Q C Q B Q A Número esperado Os números binários indicados pelos LEDs são os esperados? Por quê? 4. Monte o circuito debounce para enviar sinais de clock ao contador Preencha a tabela-verdade. Pulso Q D Q C Q B Q A Número esperado Responda: a) O que ocorreu com a contagem? Por quê? 88 SENAI

191 b) Como seria a contagem se a porta NAND fosse retirada? 6. Desligue a saída da porta NAND das entradas clear e conecte essas entradas ao nível lógico. Faça o contador realizar toda a contagem ( a 9). Compare o resultado obtido com a resposta que você deu à pergunta b do passo 5. Corrija-a, se necessário, e justifique a resposta. 7. Faça o esquema de um contador que realize a contagem até Monte o circuito no painel e verifique se ele funciona. SENAI 89

192

193 Montagem de um contador utilizando o módulo CL2 Nesta prática você vai verificar o funcionamento do módulo CL-2 por meio da montagem de um contador. Equipamento! Módulos CL-2, CL-, CL- e CL- do treinador eletroeletrônico Material necessário! Cabos de conexão Procedimento. Ligue o módulo CL-2. No contador dígito unidade, ligue as saídas D, C, B, A aos LEDs indicadores. Ligue o terminal do clock ao módulo CL- na freqüência de Hz. 2. Que tipo de contagem o contador efetua? 3. Conecte o terminal reset ao nível lógico. O que aconteceu com o contador? 4. Retire o fio do terminal reset e conecte ao terminal apagamento do decodificador. O que aconteceu com o display? SENAI 9

194 5. Conecte o terminal memória do decodificador ao nível. O que acontece com a indicação do display? 6. Desligue as saídas para os LEDs e a alimentação do terminal memória. Alimente o terminal apagamento do decodificador dígito dezena e conecte a saída D do contador dígito unidade ao clock do contador dezena. Que tipo de contador foi obtido? 6. clock do contador dezena está ligado à saída D do contador unidade. Responda: a) Em qual transição de clock funcionam estes contadores? ( ) transição positiva ( ) transição negativa b) Que nível lógico é necessário para reinicializar os contadores? (Em caso de dúvida, volte ao passo 3.) 8. Insira um bloco lógico para reinicializar o contador em uma contagem qualquer entre e SENAI

195 Montagem de um contador síncrono Nesta prática você vai montar um contador síncrono de a F com indicação no display e verificar seu funcionamento. Equipamento! Treinador eletroeletrônico Procedimento. Monte o circuito a seguir. Utilize LEDs indicadores para fazer a leitura da contagem. A entrada de clock do circuito deve ser ligada ao clock de Hz fornecido pelo módulo CL-. Convenção LED aceso = nível lógico LED apagado = nível lógico SENAI 93

196 2. Ligue a saída do contador síncrono à entrada de um dos decodificadores do módulo CL-2 e faça uma tabela comparando os valores indicados pelos LEDs e pelo display. Reinicialize o contador do módulo CL-2 para que sua saída não interfira na indicação do display. Pulso Indicação dos LEDs Indicação do display D C B A Qual o código indicado pelo display? 4. Analise o circuito montado. Qual a característica que o diferencia de um circuito contador assíncrono? 94 SENAI

197 Verificação de funcionamento de um contador em anel Nesta prática você vai montar um contador em anel utilizando flip-flops do tipo D com comando de inicialização e reset. Vai verificar também o funcionamento do circuito como contador e como divisor de freqüência. Equipamento! Treinador eletroeletrônico Procedimento. Monte o circuito abaixo. Ligue as saídas QA, QB, QC e QD aos LEDs indicadores. Conecte a entrada de clock ao módulo CL- na freqüência de Hz. SENAI 95

198 2. Verifique o funcionamento do circuito através dos botões I e R e descreva-o a seguir. 3. Monte dois contadores de a 99 com o módulo CL-2. Ligue o clock de um deles à saída QD e o clock do outro ao módulo CL-, juntamente com o clock do contador em anel. 4. Responda: a) Existe relação entre as indicações nos displays? Qual é? Por quê? b) Qual a função do contador em anel em relação ao contador ao qual está ligado? 96 SENAI

199 Verificação de funcionamento de um conversor sérieparalelo Na prática 2 você usou um conversor série-paralelo (registrador de deslocamento) montado no treinador eletroeletrônico a partir de flip-flops distintos, a fim de realizar a partida com comando eletrônico. Nesta prática você vai montar um circuito semelhante utilizando um registrador de deslocamento, agora montado dentro de um circuito integrado, o que simplifica e facilita a montagem. Equipamento! Fonte de alimentação Material necessário! Placa de contatos! CIs lógicos! Cabos de ligação! LEDs! Resistores SENAI 97

200 Procedimento. Na placa de contatos, monte o circuito mostrado a seguir. 2. Ligue a fonte ajustada para 2V. Mantenha S2 (entrada de dados) ligada em nível (terra) e comute S3 (reset) para nível. 3. Anote abaixo a condição de cada saída Q monitorada pelos LEDs. QA - nível LED QB - nível LED QC - nível LED QD - nível LED 4. Comute S 2 para nível e S 3 para nível. O que aconteceu? 5. Pulse S uma vez, mantendo S 2 em nível e S 3 em nível. O que aconteceu? 98 SENAI

201 6. Pulse S mais uma vez e descreva o que aconteceu. 7. Comute S 2 para nível e pulse S novamente. O que aconteceu? 8. Pulse S mais uma vez. O que aconteceu? 9. Reinicialize o registrador comutando S3 para nível e faça-o retomar ao nível.. Utilizando as chaves S para gerar o sinal de clock e S2 para a entrada de dados, carregue o registrador com os dados mostrados a seguir. Antes de inserir cada novo dado, reinicialize o registrador. Dados:,,,,. SENAI 99

202

203 Verificação do funcionamento de circuitos multiplexadores e demultiplexadores Nesta prática você vai montar circuitos multiplexadores para verificar a realização de diversas contagens. Equipamento! Treinador eletroeletrônico Procedimento. Monte o circuito ao lado. SENAI 2

204 2. Ligue o circuito. Gere os sinais de entrada de seleção AB. Qual a freqüência de clock que chega ao contador? AB AB AB AB 3. Desligue as chaves das entradas de seleção e ligue um gerador de códigos binários montados com flip-flops JK de acordo com o circuito a seguir. 4. Quando é feita a troca dos sinais de clock? 22 SENAI

205 Aplicação de circuitos multiplexadores e demultiplexado Nesta prática você vai montar um sinalizador de defeitos para máquinas com indicação sonora, luminosa, multiplexada. Equipamento! Treinador eletroeletrônico Procedimento. Monte o circuito a seguir. SENAI 23

206 2. Simule os defeitos A, B, C e D, um de cada vez. 3. que aconteceu com os LEDs indicadores e com o indicador sonoro quando simulamos o defeito? 4. Simule dois ou mais defeitos simultaneamente. 5. Responda: a) O que aconteceu com os LEDs indicadores e com o indicador sonoro? b) Por que conseguimos identificar qual a chave que está simulando o defeito, já que a informação vem sempre pelo fio? c) Se quisermos aumentar a quantidade de chaves simuladoras, o que deverá ser feito? d) Qual a vantagem da aplicação deste sinalizador em um equipamento industrial? 24 SENAI

207 Verificação de funcionamento de um circuito conversor D/A Nesta prática você vai verificar o funcionamento de um circuito conversor D/A com o auxílio da placa SMC 2. Equipamento! Treinador eletroeletrônico! Cartão SMC! Cartão SMC 2! Multímetro! Fonte simétrica Procedimento. Encaixe os cartões no treinador eletroeletrônico. a) regule a fonte simétrica para +5VCC e 5Vcc; b) alimente o cartão com e 5VCC; c) alimente o cartão 2 com +5 e 5VCC; d) faça um divisor de tensão com os resistores do treinador e conecte 5VCC na entrada VRef do cartão ; e) ligue as saídas do cartão às entradas do cartão 2. SENAI 25

208 2. Coloque níveis lógicos nas entradas de controle e meça a saída analógica do conversor. Preencha a coluna Tensão na saída analógica (A), na tabela a seguir. Níveis lógicos nas entradas de controle Tensão na saída analógica (A) Tensão na saída analógica (B) 3. Por que foram colocados 5VCC na entrada VRef? 4. Mude a alimentação do cartão para e +5VCC. Alimente os terminais VRef com + 5V e preencha a coluna Tensão na saída analógica (B) da tabela do passo 26 SENAI

209 Referências bibliográficas ALMEIDA, José Luiz A. de. Eletrônica industrial. 3. ed. São Paulo: Erica, 987. AZEVEDO JÚNIOR, João Batista de. TTL/C-MOS - teoria aplicada em circuitos digitais. 2. ed. São Paulo: Erica, 984. CESP, CPFL e Eletropaulo. Fornecimento de energia elétrica em tensão secundária a edificações individuais. São Paulo: Governo do Estado de São Paulo / Superintendência de Comunicação, 99. CHAUPRADE, Robert, MILSANT, Francis. Control electrónico de los motores de corriente alterna. Mexico: Editorial Gustavo Gili, 983. CIPELLI, Antonio Marco Vicari, SANDRINI, Waldir João. Teoria e desenvolvimento de projetos de circuitos eletrônicos. 6. ed. São Paulo: Erica, 982. CREDER, Hélio. Instalações elétricas. 4. ed. Rio de Janeiro: Livros Técnicos e Científicos, 976. IDOETA, Ivan, CAPUANO, Francisco G. Elementos de eletrônica digital. 5. ed. São Paulo: Erica, 983. MAGALDI, Miguel. Eletrotécnica - princípios e aplicações. Rio de Janeiro: Ao Livro Técnico S.A., 972. MARTIGNONI, Afonso. Instalações elétricas prediais. 6. ed. Porto Alegre: Globo, 977. NATALE, Ferdinando. Automação industrial. São Paulo: Nobel: Siemens S.A., 989. PHILIPS LIGHTING DIVISION. Manual de iluminação. 3. ed. Holanda: [s.n.], 98. SENAI 27

210 RIBEIRO, Aurélio et al. Eletrotécnica. São Paulo: SENAI, Circuitos lógicos digitais. São Paulo: SENAI, 99. ROMBAUT, Christian et al. Power eletronic converters: AC-AC conversion. New York: McGraw-Hill, 987. SEGUIER, Guy. Power eletronic converters: AC-DC conversion. New York: McGraw- Hill, 986. SENAI-DN. CBS eletricista reparador e mantenedor de comandos elétricos. Rio de Janeiro: [s.n.], Eletrônica básica - teoria e prática. Rio de Janeiro: [s.n.], 986. SENAI-SP. SMO eletricista instalador. São Paulo: [s.n.], Bobinagem de motor trifásico imbricado. São Paulo: [s.n.], 986. SIEMENS. Controle e regulação de acionamentos elétricos em corrente contínua. São Paulo: [s.n.], Controle e regulação de acionamentos elétricos em corrente alternada. São Paulo: [s.n.], 978. (Informativo Técnico, ).. Experiências de eletricidade - informativo técnico. São Paulo: [s.n.], [s.d.]. v. XVIII. SOISSON, Harold E. Instrumentação industrial. São Paulo: Hemus Editora Ltda., [s. d.]. SUGANDHI, Rajenda Kumar, SUGANDHI, Krishma Kumar. Thyristors: theory and applications. 2. ed. New York: Jonh Wiley & Sons, 984. TAUB, Hebert, SCHILLING, Donald. Eletrônica digital. Trad. Paulo Elyot Meirelles Villela. São Paulo: McGraw-Hill, 982. TEXAS INSTRUMENTS INCORPORATED. Projeto de circuitos com transistores. Trad. Eduardo F. Barbosa. Rio de Janeiro: Guanabara Dois, SENAI

211

212 Educação Profissional Técnica Programas Especiais Curso Técnico de Mecânica (diurno ou noturno) Curso Técnico de Mecatrônica (diurno) Curso Técnico de Telecomunicações (diurno) Curso Técnico de Eletroeletrônica (diurno) Duração: 2 anos Candidatos devem ter concluído ou estar cursando o Ensino Médio. Inscrições: maio e novembro. Educação Profissional Básica Mecânico de Usinagem (diurno) Eletricista de Manutenção (diurno) Marceneiro (diurno) Duração: 2 anos Candidatos com idade entre 4 anos completos e 6 incompletos que tenham concluído a 8 a série do Ensino Fundamental. Inscrições: início de abril e de outubro. Política da Qualidade Desenvolver cultura voltada à Qualidade. Promover a melhoria contínua dos processos de prestação de serviços de Educação Profissional de Tecnologia e de Informação, buscando a satisfação dos clientes do Departamento. Escola SENAI Roberto Simonsen Rua Monsenhor Andrade, Brás 38- São Paulo - SP [email protected] Tel.() Fax () Inscrições: O ano todo, de 2 a a 6 a das 8h às 2h e aos sábados das 8h às 7h.