PGMicro MIC46. = Dispositivos MOS =

Transcrição

1 PGMicro MIC46 Projeto de Circuitos Integrados Analógicos MOS = Dispositivos MOS = Prof. Dr. Hamilton Klimach hamilton.klimach@ufrgs.br UFRGS Escola de Engenharia Departamento de Eng. Elétrica Sumário Dispositivos em tecnologia MOS MOSFET Resistor Capacitor Indutor Efeitos parasitas Acoplamentos Elétrico e Magnético BJT parasita vertical BJT parasita lateral Latchup ESD H. Klimach Circuitos Analógicos MOS 2 1

2 Implementação de um CI Na eletrônica, dispositivos, circuitos e processos compõem uma tríade indissociável. Um Circuito Integrado é composto de dispositivos que formam um circuito, o qual é fabricado em um processo, e seu desempenho resulta da correta associação destes 3 aspectos. H. Klimach Circuitos Analógicos MOS 3 Dispositivo É o elemento funcional mínimo que estabelece uma determinada relação entre tensões e correntes (VxI) Tem dois ou mais terminais elétricos Pode ou não ser linear Pode ou não depender do tempo (ou frequência) Exemplos: Transistores Resistores Capacitores Indutores Diodos H. Klimach Circuitos Analógicos MOS 4 2

3 Dispositivo Transistor de Junção Bipolar BJT NPN PNP DISPOSITIVOS ELETRÔNICOS ELEMENTARES ATIVOS (amplificação) Transistor de Efeito de Campo FET de Junção JFET de Porta Isolada MOSFET Canal N Canal P PASSIVOS (relação IxV) Lineares Não-Lineares Não-reativo: R Reativos: L, C Diodos Termistores Varistores... Retificador Zener LED Fotodiodo PIN Diodo Tunel Varicap... H. Klimach Circuitos Analógicos MOS 5 Processo de Fabricação Este processo é executado por uma indústria especializada (foundry), que implementa inúmeras réplicas do layout sobre uma das faces do wafer 6 3

4 Processo de Fabricação Diversas atividades são executadas pela foundry para garantir que os circuitos fabricados correspondem exatamente ao que foi definido pelo projeto 7 Técnica Planar A fabricação é feita através da implementação de sucessivas camadas sobrepostas de isolante, condutor e semicondutor dopado 8 4

5 Técnica Planar As áreas onde cada camada é mantida, removida ou alterada definem partes da geometria de cada dispositivo ou conexão do circuito 9 Dispositivos em Técnica Planar O empilhamento das camadas em áreas definidas constrói as regiões necessárias para a implementação de cada dispositivo passivo (lineares: R, L ou C; não-lineares: diodos) ou ativo (transistores bipolares ou mosfets) 10 5

6 Dispositivos em CMOS As tecnologias CMOS atuais dispõem de duplo poço e diversas camadas de metal para conexões e roteamentos complexos 11 Dispositivos em CMOS 12 6

7 Dispositivos em CMOS Níveis de metal, vias e contatos Fotolitografia As áreas onde cada etapa do processo atuará sobre uma determinada camada são definidas através de um processo fotolitográfico Máscaras (fotolitos) são produzidos a partir do layout, correspondendo a cada etapa do processo de fabricação Cada máscara, junto com uma resina fotosensível, protege ou expõe áreas do wafer, que serão submetidas a uma etapa do processo 7

8 Fotolitografia 15 Etapas de Fabricação Crescimento epitaxial (de Si monocristalino dopado) Dopagem (do Si cristalino, policristalino ou amorfo) Difusão térmica (gás + calor) Implantação iônica ( canhão de íons) Oxidação (do Si) Deposição (de óxido, Si, metal ou compostos) Decapagem (etching de camadas isolantes ou condutoras) 16 8

9 Em Reconhecimento Robert Noyce, 1959, Fairchild: Invenção do processo planar de fabricação de circuitos integrados, utilizado até hoje! 17 Dispositivos Ativos Responsáveis pela amplificação ou ganho de corrente, tensão ou potência de um sinal Não são lineares (embora se possa aproximálos, sob certas condições) Exemplos: MOSFET (metal-oxide-semiconductor field-effect transistor) TJB (transistor de junção bipolar) JFET (junction FET) Válvula termo-iônica Derivados e compostos H. Klimach Circuitos Analógicos MOS 18 9

10 MOSFET - estrutura apresenta 4 terminais, sendo apenas 3 funcionais (geralmente o substrato B é fixado em um potencial) largura (W) e comprimento (L) definidos pelo projetista (geometria) Gate isolado galvanicamente; implementado com poli-silício H. Klimach Circuitos Analógicos MOS 19 MOSFET - CMOS Tecnologia CMOS: Transistores NMOS e PMOS em um mesmo substrato dispositivos sobre o substrato apresentam o mesmo potencial de corpo (bulk ou back-gate) dispositivos sobre poço podem ter diferentes potenciais de corpo em tecnologias de duplo-poço, NMOS e PMOS podem ter potenciais de corpo diferenciados para cada dispositivo H. Klimach Circuitos Analógicos MOS 20 10

11 MOSFET - símbolos Símbolos NMOS Símbolos PMOS H. Klimach Circuitos Analógicos MOS 21 MOSFET - Bulk x SOI SOI: silicon on insulator H. Klimach Circuitos Analógicos MOS 22 11

12 Vantagens SOI: Menores capacitâncias maior fo (freq corte) Menores correntes de fuga menor consumo Menor tensão de threshold menor tensão de alimentação Desvantagem SOI: Wafer mais complicado de fabricar maior custo MOSFET - SOI H. Klimach Circuitos Analógicos MOS 23 MOSFET - SOI H. Klimach Circuitos Analógicos MOS 24 12

13 MOSFET Wafer SOI H. Klimach Circuitos Analógicos MOS 25 MOSFET Wafer SOS? Silicon On Saphire (alumina): 1970 Peregrine Baixo consumo HP Resistente à radiação RCA Alta frequência H. Klimach Circuitos Analógicos MOS 26 13

14 MOSFET - BiCMOS H. Klimach Circuitos Analógicos MOS 27 MOSFET espaço de projeto Graus de liberdade do projetista: Geometria do transistor (W e L) Polarização (bias) do transistor H. Klimach Circuitos Analógicos MOS 28 14

15 MOSFET espaço de projeto Outros graus de liberdade (limitados): Processo de fabricação: Dimensões mínimas (Lmin e Wmin densidade de integração) Etapas e dispositivos especiais (duplo-poço, sensores e emissores ópticos, transistores em óxido espesso para alta tensão, etc) Tensão de operação Limite de frequência de operação Transistores especiais: duplo ou triplo gate associações série-paralelo Geometrias especiais (colméia, hexagonal, serpentina...) H. Klimach Circuitos Analógicos MOS 29 MOSFET outras geometrias Geometrias especiais: Menor área e capacitâncias parasitas de D e S H. Klimach Circuitos Analógicos MOS 30 15

16 MOSFET outras geometrias Traditional PowerMOS vs HexFET HexFET: International Rectifier (IRF) patent H. Klimach Circuitos Analógicos MOS 31 MOSFET outras geometrias Traditional PowerMOS vs HexFET H. Klimach Circuitos Analógicos MOS 32 16

17 Dispositivos Passivos Estabelecem uma relação entre tensão e corrente, linear ou não, sem apresentar ganho Quando seu comportamento depende da frequência, são chamados reativos Lineares: resistores, capacitores, indutores Não-lineares: diodo, varicap, termistor, e outros Obs: de fato os dispositivos lineares apresentam uma parcela de comportamento não-linear, dependendo da forma como são implementados ou polarizados H. Klimach Circuitos Analógicos MOS 33 Resistores - definição Um resistor é formado por um condutor com certa resistividade ρ (Ω-m) e determinadas dimensões (área da secção A e comprimento L): L R A H. Klimach Circuitos Analógicos MOS 34 17

18 Resistores - definição No caso de uma folha condutiva, onde ρ Q é a resistividade por quadrado (Ω/ ) tem-se: L R A L t W Q L W Portanto, os dois resistores abaixo têm a mesma resistência H. Klimach Circuitos Analógicos MOS 35 Resistores - implementação Tecnologia MOS padrão: de poli-silício (mais estáveis; baixa resistividade) de difusão N ou P (média resistividade) de poço (maior resistividade) Tecnologia MOS mixed-signal: poli-silício especial (alta resistividade e ótima estabilidade) poli-silício com capa de siliceto de metal Tecnologias especiais: resistores de filme metálico H. Klimach Circuitos Analógicos MOS 36 18

19 Resistores - materiais H. Klimach Circuitos Analógicos MOS 37 Resistores - estrutura Resistores implementados em (a) difusão P, (b) poli-silício e (c) poço N. H. Klimach Circuitos Analógicos MOS 38 19

20 Resistores - estrutura Resistores implementados em poço N, difusão N+ e poli-silício. H. Klimach Circuitos Analógicos MOS 39 Resistores de Difusão H. Klimach Circuitos Analógicos MOS 40 20

21 Resistores de Poli-silício H. Klimach Circuitos Analógicos MOS 41 Resistores de Poço H. Klimach Circuitos Analógicos MOS 42 21

22 Resistores de Metal H. Klimach Circuitos Analógicos MOS 43 Resistores - layout Layout de resistores de precisão H. Klimach Circuitos Analógicos MOS 44 22

23 Resistores - layout Layout de resistores de precisão H. Klimach Circuitos Analógicos MOS 45 Resistores - ajustes Layout de resistor ajustável na máscara de contato H. Klimach Circuitos Analógicos MOS 46 23

24 Resistores - ajustes Resistor ajustável eletricamente por fusível H. Klimach Circuitos Analógicos MOS 47 Resistores - ajustes Implementação dos fusíveis H. Klimach Circuitos Analógicos MOS 48 24

25 Resistores H. Klimach Circuitos Analógicos MOS 49 Resistores - cuidados Como a espessura de cada camada é constante, é caracterizado por sua resistência por quadrado (Ω/ ) Lembrar sempre: dependência com a tensão dos resistores de silício dependência térmica capacitâncias parasitas (contra substrato, outras camadas e capacitância lateral) indutâncias parasitas (principalmente em RF) correntes de fuga e acoplamentos (anel de guarda!) H. Klimach Circuitos Analógicos MOS 50 25

26 Capacitores - definição Q C V dv i C dt Capacitor de placas planas paralelas: A C d H. Klimach Circuitos Analógicos MOS 51 Capacitores - estrutura Tecnologia MOS padrão: poli-silício / óxido fino / canal invertido (capacitor MOS em inversão forte; alto valor; não-linear) poli-silício / óxido fino / difusão acumulada (capacitor MOS em acumulação; alto valor; média-linearidade) poli-silício / óxido / metal (baixo valor; quase-linear) metal / óxido / metal (MOM: baixíssimo valor; linear) Tecnologia MOS mixed-signal: poli-silício / óxido fino / poli-silício (médio valor; quaselinear) metal / óxido fino / metal (MiM: médio valor; linear) H. Klimach Circuitos Analógicos MOS 52 26

27 Capacitores - estrutura Capacitores implementados em (a) poli-silício contra canal implantado, (b) poli-silício contra poli-silício e (c) capacitor MOS em acumulação. H. Klimach Circuitos Analógicos MOS 53 Capacitor MOS Capacitor MOS da acumulação à inversão forte. Acumulação Depl Inversão H. Klimach Circuitos Analógicos MOS 54 27

28 Capacitor Poli-poli: Capacitor poli-poli H. Klimach Circuitos Analógicos MOS 55 Capacitor MoM H. Klimach Circuitos Analógicos MOS 56 28

29 Capacitor MiM Xfab 180nm 6 metal; high-res poly; 3 well Necessita etapas adicionais (custo) H. Klimach Circuitos Analógicos MOS 57 Capacitores - layout O uso de uma das placas com dimensão superior a da outra reduz os efeitos de bordas, tornando o valor do capacitor mais preciso, pois somente variações de dimensão da placa superior (A-A ) afetam a capacitância H. Klimach Circuitos Analógicos MOS 58 29

30 Capacitores - layout Fazendo-se a placa menor de forma circular (ou próxima disso), reduz-se os efeitos da capacitância de borda, em relação à de superfície (reduz a relação perímetro/área) H. Klimach Circuitos Analógicos MOS 59 Capacitores - layout Layout de capacitores de precisão H. Klimach Circuitos Analógicos MOS 60 30

31 Capacitores - layout Layout de capacitores de precisão H. Klimach Circuitos Analógicos MOS 61 Capacitores - layout Layout de capacitores de precisão H. Klimach Circuitos Analógicos MOS 62 31

32 Capacitores - cuidados Como a espessura de cada camada é constante, é caracterizado por sua capacitância por área (ff/μm 2 ) Lembrar sempre: dependência com a tensão dos capacitores de silício dependência térmica capacitâncias parasitas (contra substrato e outras camadas; capacitância lateral) resistividade das camadas (crítico em alta frequência) correntes de fuga (anel de guarda!) perdas por efeito de borda H. Klimach Circuitos Analógicos MOS 63 Resistores e Capacitores Valores típicos para resistores e capacitores em uma tecnologia de 0,8 μm. H. Klimach Circuitos Analógicos MOS 64 32

33 Indutores - definição L I di v L dt H. Klimach Circuitos Analógicos MOS 65 Tecnologia MOS padrão: Indutores - estrutura trilha em espiral utilizando 2 ou mais níveis de metal (perdas devido a acoplamento capacitivo e correntes induzidas no substrato) pode-se fazer um layout vertical, passando de um nível ao outro através de vias Tecnologia MOS para RF: trilha em espiral utilizando 2 ou mais níveis de metal sobre região de alta resistividade (menores perdas por correntes induzidas) H. Klimach Circuitos Analógicos MOS 66 33

34 Indutores - layout Layout: H. Klimach Circuitos Analógicos MOS 67 Indutores - perdas Perdas por efeito joule (a; resistência do condutor), por fluxo disperso (b) e por correntes induzidas em outro condutor (c; efeito eddy) H. Klimach Circuitos Analógicos MOS 68 34

35 Indutores acoplamento mútuo O empilhamento de vários indutores aumenta a indutância efetiva pelo acoplamento vertical entre eles (mútua indutância) H. Klimach Circuitos Analógicos MOS 69 Indutores H. Klimach Circuitos Analógicos MOS 70 35

36 Indutores H. Klimach Circuitos Analógicos MOS 71 Indutores - cuidados O valor da indutância depende da geometria utilizada, o que faz com que seu cálculo seja complexo (geralmente usa-se geometrias padronizadas ou um simulador de campos eletromagnéticos) Lembrar sempre: acoplamento indutivo com outras partes do circuito: indução ou captação de ruído (cross-talk) realimentação indesejada cantos vivos favorecem perdas: utilizar retas em 45º ou curvas (raras tecnologias oferecem) capacitâncias parasitas (contra substrato e outras camadas) resistividade do condutor (reduz o fator de qualidade - Q) resistividade dos contatos ou vias camadas superiores de metal são mais espessas (menos perdas joule) e mais afastadas do substrato (menos perdas eddy) H. Klimach Circuitos Analógicos MOS 72 36

37 Sumário Dispositivos em tecnologia MOS MOSFET Resistor Capacitor Indutor Efeitos parasitas Acoplamentos Elétrico e Magnético BJT parasita vertical BJT parasita lateral Latchup ESD H. Klimach Circuitos Analógicos MOS 73 Efeitos Parasitas A implementação dos dispositivos ativos (transistores) e passivos (R-L-C, diodos, etc), também produz efeitos parasitas, que afetam o comportamento do circuito: acoplamentos elétrico e magnético indesejados dispositivos semicondutores parasitas indesejados (diodos e transistores) Estes efeitos devem ser estimados e modelados, para que se possa acrescê-los às simulações elétricas, de forma a se prever seu impacto no circuito que será fabricado Alguns destes parasitas são estimados pela ferramenta de extração de parasitas H. Klimach Circuitos Analógicos MOS 74 37

38 Acoplamento Parasita Proporção entre a espessura e a largura das trilhas de metal Em alguns casos, a capacitância de acoplamento lateral é superior à entre as camadas (vertical) H. Klimach Circuitos Analógicos MOS 75 Acoplamento Parasita Acoplamento eletro-magnético entre duas camadas condutivas, que podem representar resistores, capacitores, indutores ou trilhas de conexão Henry Ott, Noise Reduction Techniques in Electronic Systems, 2nd Edition H. Klimach Circuitos Analógicos MOS 76 38

39 Acoplamento elétrico: Através de campo elétrico (diferença de potencial) Efeito capacitivo Acoplamento Parasita Magnitude depende Área de acoplamento entre eletrodos Distância de acoplamento entre eletrodos Orientação entre os eletrodos Permissividade elétrica do meio de acoplamento (ε) H. Klimach Circuitos Analógicos MOS 77 Acoplamento Parasita Acoplamento elétrico: H. Klimach Circuitos Analógicos MOS 78 39

40 Acoplamento Parasita Acoplamento magnético: Através de campo magnético (corrente elétrica) Efeito indutivo Magnitude depende Área de exposição do laço receptor (fluxo concatenado) Distância de acoplamento entre os laços indutor e o receptor Orientação dos laços Permeabilidade magnética do meio de acoplamento (μ) H. Klimach Circuitos Analógicos MOS 79 Acoplamento Parasita Acoplamento magnético: H. Klimach Circuitos Analógicos MOS 80 40

41 Transistor Bipolar Parasita TJB vertical: baixo ganho (devido à base espessa); coletor ancorado SUBSTRATO P => TJB PNP H. Klimach Circuitos Analógicos MOS 81 Transistor Bipolar Parasita Layout COLETOR BASE EMISSOR H. Klimach Circuitos Analógicos MOS 82 41

42 Transistor Bipolar Parasita Ganho de corrente (AMS 0.35) H. Klimach Circuitos Analógicos MOS 83 Transistor Bipolar Parasita TJB lateral: alto ganho (base delgada); coletor livre + coletor parasita; polarização do gate deve garantir estado off do Mosfet H. Klimach Circuitos Analógicos MOS 84 42

43 Transistor Bipolar Parasita Ganho de corrente (AMS 0.35) H. Klimach Circuitos Analógicos MOS 85 Sumário Dispositivos em tecnologia MOS MOSFET Resistor Capacitor Indutor Efeitos parasitas Acoplamentos Elétrico e Magnético BJT parasita vertical BJT parasita lateral Latchup ESD H. Klimach Circuitos Analógicos MOS 86 43

44 Latch-up Mecanismo indesejado no processo CMOS Resulta dos TJBs parasitas Causa um curto-circuito entre Vcc e GND Pode ser destrutivo ou causar uma falha momentânea (travamento do circuito) Hoje em dia os mecanismos são conhecidos e controlados por inovações nos processos de fabricação H. Klimach Circuitos Analógicos MOS 87 Origem física: Latch-up Transistores parasitas vertical (Q1) e lateral (Q2) formados e interconectados durante a fabricação dos transistores MOS H. Klimach Circuitos Analógicos MOS 88 44

45 Latch-up O circuito parasita apresenta um laço de realimentação positiva: Se corrente for injetada no nó X V(X) aumenta, aumentando VBE2 Corrente IC2 aumenta V(Y) diminui, aumentando VBE1 Corrente IC1 aumenta H. Klimach Circuitos Analógicos MOS 89 Latch-up Se o ganho de laço positivo for maior que 1, este processo leva à condução de Q1 e Q2, provocando uma alta corrente drenada de Vcc para GND. O circuito parasita entra em travamento (latched-up) A alta corrente pode danificar o circuito, destruindo trilhas O processo somente interrompe com: Destruição do circuito Corte da alimentação H. Klimach Circuitos Analógicos MOS 90 45

46 Latch-up O processo de travamento pode iniciar por: Injeção de corrente através do emissor de Q1 por efeito capacitivo, devido a variações rápidas na tensão de dreno de M1 Condução direta de uma junção fonte-substrato, devido ao acionamento de cargas indutivas Condução direta de uma junção fontesubstrato, devido a flutuações na polarização de terra (ground bounce) Transientes durante o power-on Sinais em entradas, quando o circuito está em stand-by Radiação H. Klimach Circuitos Analógicos MOS 91 Pode-se evitar através de: Latch-up Processo: ajustando os níveis de dopagem das diversas camadas para garantir que as resistências parasitas e o ganho dos bipolares sejam insuficientes para definir um ganho de laço crítico Layout: suficiente quantidade de body-ties para reduzir a resistência das polarizações de substrato Circuito: turn-on e turn-off controlado do circuito; proteção nas entradas e saídas H. Klimach Circuitos Analógicos MOS 92 46

47 Sumário Dispositivos em tecnologia MOS MOSFET Resistor Capacitor Indutor Efeitos parasitas Acoplamentos Elétrico e Magnético BJT parasita vertical BJT parasita lateral Latchup ESD H. Klimach Circuitos Analógicos MOS 93 Descargas Eletrostáticas - ESD O surgimento de carga eletrostática ocorre quando 2 materiais são colocados em contato e depois separados. O efeito de ESD ocorre quando a carga armazenada é descarregada. H. Klimach Circuitos Analógicos MOS 94 47

48 Descargas Eletrostáticas - ESD Uma descarga eletrostática provoca correntes elevadas (1 a 10 A) por um curtíssimo tempo (100 ns) com tempo de subida elevado (1ns) A potência é baixíssima, mas pode provocar alteração nos componentes: Resistor: torna-se menos linear e pode entrar em colapso Capacitor: pode entrar em curto-circuito devido ao perfuração do dielétrico Diodo: alteração na uniformidade da distribuição da corrente Transistores: perfurção do dielétrico de porta; latch-up em bipolares parasitas H. Klimach Circuitos Analógicos MOS 95 Descargas Eletrostáticas - ESD Ação de uma descarga no circuito e seu desvio através de um circuito de proteção H. Klimach Circuitos Analógicos MOS 96 48

49 Descargas Eletrostáticas - ESD Proteção nos pinos de entrada/saída H. Klimach Circuitos Analógicos MOS 97 Descargas Eletrostáticas - ESD Proteção nos pinos de entrada/saída H. Klimach Circuitos Analógicos MOS 98 49

50 Descargas Eletrostáticas - ESD Proteção nos pinos de entrada/saída H. Klimach Circuitos Analógicos MOS 99 Descargas Eletrostáticas - ESD Proteção nos pinos de entrada/saída H. Klimach Circuitos Analógicos MOS

51 Descargas Eletrostáticas - ESD Como forma de reduzir o risco devido às descargas eletrostáticas, os circuitos integrados são embalados em invólucros condutivos (plástico metalizado). Estes invólucros são condizentes com a forma dos CIs, e adequado às máquinas de inserção automática. H. Klimach Circuitos Analógicos MOS 101 Descargas Eletrostáticas - ESD H. Klimach Circuitos Analógicos MOS