Microeletrônica. Prof. Fernando Massa Fernandes. Sala 5017 E

Transcrição

1 Microeletrônica Prof. Fernando Massa Fernandes Sala 5017 E fermassa@lee.uerj.br (Prof. Germano Maioli Penello) 1

2 Camada ativa A camada ativa define onde abrir o FOX (field oxide) definindo a área ativa. O FOX separa dispositivos uns dos outros. As áreas ativas são isoladas uma das otras pelo FOX (existe conexão entre os dispositivos pelo substrato ou pelo poço, mas o FOX tenta fazer com que essa comunicação seja mínima). 2

3 p-select e n-select As máscaras p-select e n-select sempre acompanham a camada ativa. Elas são usadas para dopar a região ativa com átomos p ou n (Quais átomos são usados para dopagem p ou n?). 3

4 p-select e n-select As máscaras p-select e n-select sempre acompanham a camada ativa. Elas são usadas para dopar a região ativa com átomos p ou n (Quais átomos são usados para dopagem p ou n?). 4

5 p-select e n-select As máscaras p-select e n-select sempre acompanham a camada ativa. Elas são usadas para dopar a região ativa com átomos p ou n (Quais átomos são usados para dopagem p ou n?). As máscaras n-select e p-select são sempre maiores que as regiões ativas para evitar problemas de desalinhamento. O FOX protege o substrato da implantação. 5

6 Camada poly O nome poly vem de polisilício (polysilicon), um material policristalino de silício. Desenhar um poly em cima de uma região ativa forma um MOSFET. O número de MOSFETs em um processamento é facilmente obtido contando-se quantas vezes o poly cruza a região ativa. O poly forma a porta (gate) do MOSFET. O dreno e a fonte são formadas pela implantação n. 6

7 Porta auto alinhada GOX A área abaixo do poly não é dopada. A camada poly protege a região abaixo dela da implantação dos dopantes A fina camada de óxido entre o poly e a região ativa é chamada de óxido de porta - gate oxide (GOX) O dreno e fonte ficam auto alinhados com a deposição do poly da porta. 7

8 Fio de poly As camadas de poly podem ser usadas como fios da mesma forma que a camada de metal. Note que a camada poly fica em cima da camada FOX. A resistência de folha da camada poly é ~200 /quadrado. Compare com a camada metálica! A capacitância ao substrato também é maior (veja tabela da aula passada). Portanto, o atraso do fio poly é maior do que o do metal. Para reduzir a resistência de folha, uma camada silicide é depositada sobre o MOSFET. O silicide e o poly formam o chamdado polycide. Silicide mistura de silício com um elemento mais eletropositivo (por ex., tungstênio) 8

9 Resistências típicas Com silicide as resistências são bem menores! Note que o silicide é sempre colocado acima do poly! Se for colocado abaixo, cria um contato retificador (contato de barreira Schottky). 9

10 Fluxo de processo CMOS Genérico Duas regiões de implante são feitas para ajustar a tensão de gatilho. As implantações p e n são feitas em etapas distintas. 10

11 Fluxo de processo CMOS Genérico A última etapa é o silicide para reduzir a resistência de folha do poly e das regiões n+ e p+. 11

12 Etapas de processo damasceno As sequências 1)Trincheira 2)Cobrir a trincheira com óxido 3)Polir o substrato para que o topo seja plano É chamado de processo damasceno. Foi este o processo que apresentamos aqui. O processo damasceno é utilizado mais comumente nas camadas metálicas. Trincheiras são formadas nos isolantes, cobre é depositado e o topo do wafer é polido para ficar plano O nome vem de um processo de fabricação de espadas com detalhes de ouro ou prata inventado na cidade de Damasco Síria. 12

13 MeuAddIn_inicioVotacao_v4b.ppam MOSFET fabricação Este processamento do aplicativo é exatamente o mesmo que acabamos de mostrar? 13

14 Conectando camadas poly e ativa ao metal 1 Conectando a camada ativa (n+ e p+) à camada de metal 14

15 Conectando camadas poly e ativa ao metal 1 Conectando a camada ativa (n+ e p+) à camada de metal Nunca se conecta o metal diretamente ao substrato ou ao poço! Esse conexão direta ao substrato ou poço só é feita se for desejada a construção de um Diodo Schottky (contato retificador) 15

16 Conectando camadas poly e ativa ao metal 1 Conectando as camadas poly à camada de metal 16

17 Conectando camadas poly e ativa ao metal 1 Conectando as camadas poly à camada de metal O metal1 se conecta à camada poly e ao metal2. O metal2 não se conecta diretamente à poly. Ele primeiro se conecta ao metal 1 e depois à poly 17

18 Conectando camadas poly e ativa ao metal 1 Ao se abrir os contatos pelo isolante, usa-se uma stop layer. Ela serve para parar a remoção do isolante na altura correta. A stop layer é colocada diretamente sobre o FOX antes de depositar o isolante. 18

19 Conectando o substrato-p ao terra Já discutimos que o substrato-p tem que estar aterrado. Por que? 19

20 Conectando o substrato-p ao terra Já discutimos que o substrato-p tem que estar aterrado. Por que? Evitar a polarização direta do diodo parasítico entre o substrato e o n+ 20

21 Conectando o substrato-p ao terra Não conectamos diretamente o metal1 no substrato! A conexão é feita na camada p+. Lembre-se que o poly fica em cima do FOX e o metal1 fica em cima do isolante acima do FOX. 21

22 Conectando o substrato-p ao terra Não se conecta o substrato em apenas um ponto. Para garantir que todo o substrato está aterrado, as conexões ao substrato devem ser usadas sempre que possível..o substrato é resistivo. Se conectarmos o terra em apenas um ponto, regiões distantes não vão ter o mesmo potencial. 22

23 Conectando o poço-n O corpo de um PMOS é o poço-n. Ele também deve ser conectado a um determinado potencial. Qual potencial é este?. 23

24 Conectando o poço-n O corpo de um PMOS é o poço-n. Ele também deve ser conectado a um determinado potencial. Qual potencial é este? O potencial mais elevado (VDD). A conexão ao poço-n é feita com o metal1 e a região n+. Em circuitos digitais. 24

25 Lembrem-se do trabalho 1 Resistor de poço-n O resistor de poço-n é conectado ao metal1 em dois pontos. A conexão é feita utilizando a camada ativa e a n-select. Nesta seção de corte não estamos mostrando o siliceto 25

26 Lembrem-se do trabalho 1 Resistor de poço-n Se o substrato está aterrado, não podemos aplicar potenciais menores que aprox. -0.5V para evitar a condução através do diodo parasítico. Resistência é estimada entre as beiradas da região ativa L 26

27 Leiaute de um NMOS Sempre que a camada poly cobre a camada ativa, temos um MOSFET! Dispositivo de 4 terminais. Corpo conectado ao terra. Dreno e fonte são equivalentes. 27

28 Leiaute de um PMOS Sempre que a camada poly cobre a camada ativa, temos um MOSFET! Dispositivo de 4 terminais. Corpo conectado ao VDD. Dreno e fonte são equivalentes. 28

29 Simbolos de MOSFET Canal-p Canal-n JFET MOSFET intensificação MOSFET intensificação Sem corpo MOSFET depleção MOSFET depleção Sem corpo 29

30 Célula padrão Standard cell frame Célula conveniente para fazer as ligações de terra e VDD, de substrato e poço. Metade superior é um poço-n. Poço-n é ligado ao VDD pela camada n+. Abaixo da conexão do poço-n, temos uma camada de p-select onde os dispositivos 30 PMOS são desenhados.

31 Célula padrão Standard cell frame Célula conveniente para fazer as ligações de terra e VDD, de substrato e poço. Metade inferior é o substrato p. Substrato é ligado ao terra pela camada p+. Na região da camada de n-select onde os dispositivos NMOS são desenhados. 31

32 Célula padrão Standard cell frame Célula conveniente para fazer as ligações de terra e VDD, de substrato e poço. Utilizando diversas células padrão em conjunto As células padrão tem altura definida. O acoplamento delas aumenta a área de leiaute lateralmente. Note o acoplamento das conexões de alimentação, terra, poços-n e substrato. Camadas sobrepostas! Não é problema desde que passe no DRC. 32

33 Regras de design Consulte o mosis.org para as regras em detalhes 33

34 Regras de design Consulte o mosis.org para as regras em detalhes 34

35 Regras de design Consulte o mosis.org para as regras em detalhes Forma reduzida de construir um NMOS Mesma região ativa para a construção do NMOS e a conexão com o substrato Agora a fonte e o dreno não são mais terminais intercambiáveis! 35

36 Proteção de descarga eletrostática Uma grande preocupação na tecnologia CMOS é a proteção dos finos óxidos de porta (GOX) de descargas eletrostáticas. Descargas eletrostáticas não são um grande problema em regiões úmidas, mas são um enorme problema em regiões secas. Se, ao segurar um circuito com as mãos, houver uma descarga eletrostática nos terminais, o GOX pode se danificar. 36

37 Proteção de descarga eletrostática Circuito de proteção Se o sinal aplicado está entre VDD e 0V, nenhum dos dois diodos conduzem. Esta adição de componentes não altera o funcionamento normal do circuito. Se o sinal for maior que VDD + 0.5V ou menor que Terra - 0.5V, os diodos conduzem e fornecem um curto para que a tensão no GOX não seja excessiva. 37

38 Leiaute dos diodos de proteção D1 Diodo D1 é construído com a junção pn feita entre o substrato-p (anodo) e o n+ (catodo) O substrato é conectado ao terra e a camada n+ é conectada ao bonding pad. Conexão do substrato e o n+ devem estar o mais próximo possível para minimizar a resitência em série com o diodo Maximizar o tamanho do diodo reduz a resistência do diodo e aumenta a capacidade de conduzir corrente, mas aumenta a capacitância de depleção. 38

39 Leiaute dos diodos de proteção D1 Diodo D1 é construído com a junção pn feita entre o substrato-p (anodo) e o n+ (catodo) O substrato é conectado ao terra e a camada n+ é conectada ao bonding pad. Conexão do substrato e o n+ devem estar o mais próximo possível para minimizar a resitência em série com o diodo Maximizar o tamanho do diodo reduz a resistência do diodo e aumenta a capacidade de conduzir corrente, mas aumenta a capacitância de depleção. 39

40 Leiaute dos diodos de proteção Diodo D2 é construído com a junção pn feita entre o poço-n (catodo) e o p+ (anodo) A região p+ é conectada ao bonding pad e o poço-n é conectada ao VDD. D2 Conexão do poço-n e o p+ devem estar o mais próximo possível para minimizar a resitência em série. Maximizar o tamanho do diodo reduz a resistência do diodo e aumenta a capacidade de conduzir corrente, mas aumenta a capacitância de depleção. 40

41 Diodos de proteção Mais realista Conexões próximas para minimizar a resitência em série parasítica Áreas dos diodos é grande Erro na figura! O pad sempre é feito do último metal! A figura desenhou o pad com metal1 É uma boa prática pegar os pads diretamente com o fabricante CMOS. Download no site da MOSIS 41

42 Diodos de proteção Conexões próximas para minimizar a resitência em série parasítica Áreas dos diodos é grande Erro na figura! O pad sempre é feito do último metal! A figura desenhou o pad com metal1 É uma boa prática pegar os pads diretamente com o fabricante CMOS. 42

43 Packaging - Encapsulamento O encapsulamento é a etapa final que vai conectar o bonding pad e, consequentemente o circuito CMOS, ao mundo exterior. 43

44 UNLV University of Nevada, Las Vegas. 44

45 Logo UERJ 45

46 Chip UERJ 2015/02 46