Microeletrônica. Aula 14. Prof. Fernando Massa Fernandes. Sala 5017 E.

Transcrição

1 Microeletrônica Aula 14 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br (Prof. Germano Maioli Penello)

2 Revisão Conectando o substrato-p ao terra Não conectamos diretamente o metal1 no substrato! A conexão é feita na camada p+. Lembre-se que o poly fica em cima do FOX e o metal1 fica em cima do isolante acima do FOX.

3 Revisão Conectando o substrato-p ao terra Não conectamos diretamente o metal1 no substrato! A conexão é feita na camada p+. Lembre-se que o poly fica em cima do FOX e o metal1 fica em cima do isolante acima do FOX.

4 Revisão Conectando o substrato-p ao terra Não se conecta o substrato em apenas um ponto. Para garantir que todo o substrato está aterrado, as conexões ao substrato devem ser usadas sempre que possível..o substrato é resistivo. Se conectarmos o terra em apenas um ponto, regiões distantes não vão ter o mesmo potencial.

5 Revisão Conectando o poço-n O corpo de um PMOS é o poço-n. Ele também deve ser conectado a um determinado potencial. Qual potencial é este?

6 Revisão Conectando o poço-n O corpo de um PMOS é o poço-n. Ele também deve ser conectado a um determinado potencial. Qual potencial é este? O potencial mais elevado (VDD). A conexão ao poço-n é feita com o metal1 e a região n+. Em circuitos digitais.

7 Revisão Lembrem-se do trabalho 1 Resistor de poço-n O resistor de poço-n é conectado ao metal1 em dois pontos. A conexão é feita utilizando a camada ativa e a n-select. *Nesta seção de corte não estamos mostrando o siliceto

8 Revisão Lembrem-se do trabalho 1 Resistor de poço-n Se o substrato está aterrado, não podemos aplicar potenciais menores que aprox. -0.5V no poço-n para evitar a condução através do diodo parasítico. Resistência é estimada entre as beiradas da região ativa L

9 Revisão Leiaute de um NMOS Sempre que a camada poly cobre a camada ativa, temos um MOSFET! Dispositivo de 4 terminais. Corpo conectado ao terra. Dreno e fonte são equivalentes.

10 Revisão Leiaute de um PMOS Sempre que a camada poly cobre a camada ativa, temos um MOSFET! Dispositivo de 4 terminais. Corpo conectado ao VDD. Dreno e fonte são equivalentes.

11 Revisão Simbolos de MOSFET Canal-p Canal-n JFET MOSFET intensificação MOSFET intensificação Sem corpo MOSFET depleção MOSFET depleção Sem corpo

12 Revisão Célula padrão Standard cell frame Célula conveniente para fazer as ligações de terra e VDD, de substrato e poço. Metade superior é um poço-n. Poço-n é ligado ao VDD pela camada n+. Abaixo da conexão do poço-n, temos uma camada de p-select onde os dispositivos PMOS são desenhados.

13 Revisão Célula padrão Standard cell frame Célula conveniente para fazer as ligações de terra e VDD, de substrato e poço. Metade inferior é o substrato p. Substrato é ligado ao terra pela camada p+. Na região da camada de n-select onde os dispositivos NMOS são desenhados.

14 Revisão Célula padrão Standard cell frame Célula conveniente para fazer as ligações de terra e VDD, de substrato e poço. Utilizando diversas células padrão em conjunto As células padrão tem altura definida. O acoplamento delas aumenta a área de leiaute lateralmente. Note o acoplamento das conexões de alimentação, terra, poços-n e substrato. Camadas sobrepostas! Não é problema desde que passe no DRC.

15 Revisão Regras de design Consulte o mosis.org para as regras em detalhes

16 Revisão Regras de design Consulte o mosis.org para as regras em detalhes

17 Revisão Regras de design Consulte o mosis.org para as regras em detalhes Forma reduzida de construir um NMOS Mesma região ativa para a construção do NMOS e a conexão com o substrato Agora a fonte e o dreno não são mais terminais intercambiáveis!

18 Exercícios Faça um esboço da seção reta ao longo da linha pontilhada. Considere que este é um processamento que utiliza dois metais

19 Exercícios Isolante Isolante Isolante FOX FOX Substrato-p

20 O transistor abaixo é um NMOS ou um PMOS? O leiaute tem um problema. Identifique-o. Faça um esboço da seção reta ao longo da linha pontilhada. Considere que este é um processamento que utiliza dois metais

21 O transistor abaixo é um NMOS ou um PMOS? O leiaute tem um problema. Identifique-o. Faça um esboço da seção reta ao longo da linha pontilhada. Considere que este é um processamento que utiliza dois metais Transistor PMOS, as camadas ativas são dopadas com átomos aceitadores através da camada p-select. Outra forma de identificar é que o PMOS é construído sobre o poço-n. Este transistor não tem a conexão de corpo (conexão com o poço-n). Neste caso, o corpo deve estar conectado a qual potencial?

22 O transistor abaixo é um NMOS ou um PMOS? O leiaute tem um problema. Identifique-o. Faça um esboço da seção reta ao longo da linha pontilhada. Considere que este é um processamento que utiliza dois metais Transistor PMOS, as camadas ativas são dopadas com átomos aceitadores através da camada p-select. Outra forma de identificar é que o PMOS é construído sobre o poço-n. Este transistor não tem a conexão de corpo (conexão com o poço-n). Neste caso, o corpo deve estar conectado a qual potencial? VDD.

23 Isolante Isolante Isolante FOX Substrato-p p+ p+ Poço-n FOX

24 Por que a capacitância parasítica por quadrado do polisilício é maior do que a do metal1? Faça um esboço da seção reta ao longo da linha pontilhada

25 Por que a capacitância parasítica por quadrado do polisilício é maior do que a do metal1? Para uma mesma área e considerando o mesmo óxido, a capacitância do polisilício é maior do que a do metal1 porque o polisilício tem uma espessura menor de óxido entre os contatos elétricos. e permissividade do óxido d distância entre as placas A área das placas paralelas Faça um esboço da seção reta ao longo da linha pontilhada

26 Por que a capacitância parasítica por quadrado do polisilício é maior do que a do metal1? Para uma mesma área e considerando o mesmo óxido, a capacitância do polisilício é maior do que a do metal1 porque o polisilício tem uma espessura menor de óxido entre os contatos elétricos. e permissividade do óxido d distância entre as placas A área das placas paralelas Faça um esboço da seção reta ao longo da linha pontilhada Isolante Isolante Isolante FOX Substrato-p p+ Poço-n FOX

27 Proteção de descarga eletrostática Uma grande preocupação na tecnologia CMOS é a proteção dos finos óxidos de porta (GOX) de descargas eletrostáticas. Descargas eletrostáticas não são um grande problema em regiões úmidas, mas são um enorme problema em regiões secas. Se, ao segurar um circuito com as mãos, houver uma descarga eletrostática nos terminais, o GOX pode se danificar.

28 Proteção de descarga eletrostática Circuito de proteção Se o sinal aplicado está entre VDD e 0V, nenhum dos dois diodos conduzem. Esta adição de componentes não altera o funcionamento normal do circuito. Se o sinal for maior que VDD + 0.5V ou menor que Terra - 0.5V, os diodos conduzem e fornecem um curto para que a tensão no GOX não seja excessiva.

29 Leiaute dos diodos de proteção D1 Diodo D1 é construído com a junção pn feita entre o substrato-p (anodo) e o n+ (catodo) O substrato é conectado ao terra e a camada n+ é conectada ao bonding pad. Conexão do substrato e o n+ devem estar o mais próximo possível para minimizar a resitência em série com o diodo Maximizar o tamanho do diodo reduz a resistência do diodo e aumenta a capacidade de conduzir corrente, mas aumenta a capacitância de depleção.

30 Leiaute dos diodos de proteção D1 Diodo D1 é construído com a junção pn feita entre o substrato-p (anodo) e o n+ (catodo) O substrato é conectado ao terra e a camada n+ é conectada ao bonding pad. Conexão do substrato e o n+ devem estar o mais próximo possível para minimizar a resitência em série com o diodo Maximizar o tamanho do diodo reduz a resistência do diodo e aumenta a capacidade de conduzir corrente, mas aumenta a capacitância de depleção.

31 Leiaute dos diodos de proteção Diodo D2 é construído com a junção pn feita entre o poço-n (catodo) e o p+ (anodo) A região p+ é conectada ao bonding pad e o poço-n é conectada ao VDD. D2 Conexão do poço-n e o p+ devem estar o mais próximo possível para minimizar a resitência em série. Maximizar o tamanho do diodo reduz a resistência do diodo e aumenta a capacidade de conduzir corrente, mas aumenta a capacitância de depleção.

32 Diodos de proteção Mais realista Conexões próximas para minimizar a resitência em série parasítica Áreas dos diodos é grande Erro na figura! O pad sempre é feito do último metal! A figura desenhou o pad com metal1 É uma boa prática pegar os pads diretamente com o fabricante CMOS. Download no site da MOSIS

33 Diodos de proteção Conexões próximas para minimizar a resitência em série parasítica Áreas dos diodos é grande Erro na figura! O pad sempre é feito do último metal! A figura desenhou o pad com metal1 É uma boa prática pegar os pads diretamente com o fabricante CMOS.

34 Packaging - Encapsulamento O encapsulamento é a etapa final que vai conectar o bonding pad e, consequentemente o circuito CMOS, ao mundo exterior.

35 UNLV University of Nevada, Las Vegas.

36 Logo UERJ

37 Chip UERJ 2015/02