Microeletrônica. Prof. Fernando Massa Fernandes. Sala 5017 E

Transcrição

1 Microeletrônica Prof. Fernando Massa Fernandes Sala 5017 E [email protected] (Prof. Germano Maioli Penello) 1

2 Trabalho 3 1. Projetar o leiaute de um transistor NMOS com W = 20 e L = 3 utilizando o processo C5. 2. Projetar o esquemático do NMOS e comparar as duas células (LVS) 3. Simular as duas células no SPICE variando a tensão VDS de 0 a 5V em passos de 1mV e VGS de 0 a 5V em passos de 1V. Apresentar os gráficos I x V Tutorial 2 no CMOSedu.com

3 * BSIM3 models for AMI Semiconductor's C5 process * * Don't forget the.options scale=300nm if using drawn lengths * and the MOSIS SUBM design rules * * 2<Ldrawn<500 10<Wdrawn<10000 Vdd=5V * Note minimum L is 0.6 um while minimum W is 3 um * Change to level=49 when using HSPICE or SmartSpice Conteúdo do arquivo C5_models.txt.MODEL NMOS NMOS ( LEVEL = 8 +VERSION = 3.1 TNOM = 27 TOX = 1.39E-8 +XJ = 1.5E-7 NCH = 1.7E17 VTH0 = K1 = K2 = K3 = K3B = W0 = 1E-8 NLX = 1E-9 +DVT0W = 0 DVT1W = 0 DVT2W = 0 +DVT0 = DVT1 = DVT2 = U0 = UA = 1E-13 UB = E-18 +UC = E-11 VSAT = E5 A0 = AGS = B0 = E-6 B1 = 5E-6 +KETA = E-3 A1 = E-5 A2 = RDSW = E3 PRWG = PRWB = WR =1 WINT = E-7 LINT = E-8 +XL =0 XW =0 DWG = E-8 +DWB = E-8 VOFF = 0 NFACTOR = CIT = 0 CDSC = 2.4E-4 CDSCD = 0 +CDSCB = 0 ETA0 = ETAB = E-3 +DSUB = PCLM = PDIBLC1 = PDIBLC2 = E-3 PDIBLCB = DROUT = PSCBE1 = E8 PSCBE2 = E-5 PVAG = 0 +DELTA = 0.01 RSH = 81.8 MOBMOD = 1 +PRT = UTE = -1 KT1 = KT1L = -2.58E-9 KT2 = 0 UA1 = 5.4E-10 +UB1 = -4.8E-19 UC1 = -7.5E-11 AT = 1E5 +WL =0 WLN = 1 WW =0 +WWN = 1 WWL = 0 LL =0 +LLN = 1 LW =0 LWN = 1 +LWL = 0 CAPMOD = 2 XPART = 0.5 +CGDO = 2E-10 CGSO = 2E-10 CGBO = 1E-9 +CJ = E-4 PB = 0.99 MJ = CJSW = E-10 PBSW = 0.1 MJSW = CJSWG = 1.64E-10 PBSWG = 0.1 MJSWG = CF =0 PVTH0 = PRDSW = PK2 = WKETA = LKETA = E-3 +AF =1 KF = 0) *

4 Resistores, capacitores e MOSFETs Já vimos todas as camadas (máscaras) responsáveis pelo processamento de dispositivos. Neste momento, veremos em mais detalhes os leiautes de resistores, capacitores e MOSFETs. 4

5 Resistores Os valores dos resistores e capacitores em um processo CMOS são dependentes da temperatura e da tensão (~10-6/oC). Coeficiente de temperatura R aumenta com a T Coeficiente de temperatura de primeira ordem TCR1 também varia com a temperatura! 5

6 Resistores Cálculo SPICE (termo quadrático): No cálculo a mão, consideramos TCR2 = 0 6

7 Exercício 7

8 Exercício 8

9 Resistores A resistência sempre aumenta com a temperatura? Mas o aumento da temperatura não causa um aumento de portadores livre? Mais portadores livres não causariam uma resistência menor? 9

10 Resistores A resistência também se altera com a aplicação de tensão. O coeficiente de tensão é dado por VCR: V é a tensão média aplicada nos terminais do resistor. Este fenômeno é observado principalmente por causa da largura da região de depleção entre o poço-n e o substrato que altera a resistência de folha. 10

11 Exercício 11

12 Exercício Bem menor que a variação devido a temperatura 12

13 Exemplo Divisor de tensão. Relacionar Vout e Vin 13

14 Exemplo Divisor de tensão. Relacionar Vout e Vin Em função da temperatura: Independente da temperatura! 14

15 Exemplo Divisor de tensão. Relacionar Vout e Vin Em função da temperatura: Em função da tensão: Com e Independente da temperatura! Dependente da tensão! 15

16 Resistores Elemento unitário Vantagens em utilizar elementos unitários: Precisão sobre uma alta faixa de temperatura Evitar erros devido aos cantos da serpentina Variação da resistência nominal não afeta a tensão num divisor de tensão 16

17 Resistores Guard ring Todo circuito de precisão está sujeito a ruídos do substrato (corrnete em circuitos adjacentes influenciando os vizinhos) Guard ring num resistor O guard ring (implantação de p+ entre os circuitos) é um método simples de reduzir o ruído. Mantém o potencial em volta do circuito Protege o circuito de injeção de portadores indesejadas vindas do substrato. 17

18 Resistores Leiaute interdigitated O casamento de valores entre os resistores pode ser melhorado com o design abaixo Variações devido ao processo em diferentes regiões do substrato são minimizadas Note que a orientação dos resistores é a mesma (vertical) Os resistores tem essencialmente os mesmos efeitos parasíticos. 18

19 Resistores Leiaute common-centroid (centro comum) O casamento de valores entre os resistores pode ser melhorado também com o design abaixo Variações devido ao processo em diferentes regiões do substrato são minimizadas Note que a orientação dos resistores é a mesma (vertical) Os resistores já não tem essencialmente os mesmos efeitos parasíticos. 19

20 Resistores Leiaute common-centroid (centro comum) vs. interdigitated Resistor A teria 20 e B teria 16 Resistor A teria 18 e B teria 18 Melhor casamento entre os resistores 20

21 Exercício 21

22 Exercício 22

23 Resistores Leiaute common-centroid (centro comum) O Leiaute common-centroid melhora o casamento de MOSFETs e capacitores também! 23

24 Resistores Elementos dummy (falso, postiço) Difusão desigual devido a variações de concentração de dopantes levaria a um descasamento entre elementos. O elemento dummy não tem função elétrica nenhuma, ele é normalmente aterrado ou ligado ao VDD em vez de ficarem flutuando. 24