Microeletrônica. Aula - 4. Prof. Fernando Massa Fernandes. Sala 5017 E.

Transcrição

1 Microeletrônica Aula - 4 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br (Prof. Germano Maioli Penello)

2 Fabricação CMOS Revisão

3 Fabricação de dispositivos Resistores Capacitores MOSFET

4 Fazendo um CI Revisão O diâmetro mais comum de bolacha de Si é de 300 mm (12 in)

5 Revisão Processo CMOS O circuito integrado é composto por varias camadas que são formadas em etapas.

6 Revisão Processo CMOS O circuito integrado é composto por varias camadas que são formadas em etapas.

7 Etapas recorentes Revisão

8 Fazendo um CI - Oxidação Revisão Requer um ambiente com altas temperaturas (~1000 C) Si puro em contato com O2 tem como resultado: Si + O2 SiO2 Consome Si do substrato durante o processo de crescimento Método molhado crescimento mais rápido, mas pior qualidade elétrica Método seco crescimento mais lento, mas melhor qualidade elétrica

9 Crescimento de SiO2 Requer um ambiente com altas temperaturas Consome Si do substrato durante o processo de crescimento Elipsometria Por efeito de interferência de luz, dá para se estimar a espessura do óxido apenas analisando a sua cor! Mesma explicação do efeito de coloração observada quando existe óleo derramado sobre a água na rua.

10 Fazendo um CI - Fotolitografia Revisão

11 Fotolitografia Revisão

12 Fotorresiste Spin coating - spinner Tipicamente ~3000 a 4000 rpm Durante alguns minutos. Fotolitografia Revisão

13 Fotorresiste (PR) Pre-cozimento (ou promotor de adesão) Substrato sem umidade facilita a aderência do PR Spin coating Camadas bem homogêneas de PR por todo o substrato (~ m) Cozimento suave Remover o solvente do PR. Converter PR de líquido para sólido. Iluminação seletiva PR iluminado se torna solúvel (revelação positiva) Revelação PR iluminado é removido (revelação positiva) Cozimento duro Fortalecer o PR para não ser removido com ácido

14 Remoção do óxido Apenas a região exposta do óxido (sem fotorresiste), é atacada pelo ácido! (Produtos Quimicos com pureza Grau Eletrônico ou Grau Semicondutor) Normalmente utiliza-se ácido fluorídrico (HF) para a remoção do óxido. Buffered oxide etch (BOE) H20(DI):HF - 6:1 Desenho fora de escala! Tanto o óxido quanto o fotorresiste servem para proteger o substrato na etapa de difusão que seguirá no próximo slide.

15 Difusão Difusão de átomos doadores (tipo-n). Elemento da coluna V da tabela periódica P - Fósforo. Note que a difusão ocorre também embaixo do fotorresiste protetor

16 Difusão Note que a difusão ocorre também embaixo do fotorresiste protetor O tamanho final do poço-n não é exatamente igual ao da máscara fotolitográfica. As companhias que fabricam os chips podem aumentar ou diminuir as máscaras para compensar este efeito. Após a remoção do fotorresiste, ficamos apenas com o substrato e o poço-n

17 Fabricação de dispositivos - Diodo Um poço-n num substrato tipo-p forma um diodo

18 Substrato e poço Os circuitos CMOS são fabricados num substrato de Si. Dopante tipo-n (P - fósforo) Dopante tipo-p (B - Boro) substrato mais comum de ser usado em CI CMOS Normalmente, uma camada epitaxial de Si é crescida antes do processamento. Não faremos distinção entre essa camada e o próprio substrato. No substrato tipo-p, NMOS são fabricados diretamente, enquanto PMOS são fabricados em um poço-n. O substrato ou o poço são chamados de corpo do MOSFET. Um processamento que usa o substrato tipo-p com um poço-n é chamado processo poço-n ( n-well process ). Um processamento que usa o substrato tipo-n com um poço-p é chamado processo poço-p ( p-well process ).

19 Dopagem do substrato de Si Difusão de átomos doadores (tipo-n) ou aceitadores (tipo-p) no silício (Si).

20 Fazendo um CI Principais etapas Revisão Processo CMOS padrão Oxidação Fotolitografia Revelação Corrosão química Limpeza Remoção do FR Difusão dos dopantes Metalização Passivação

21 Fazendo um CI Ex. de bolachas de 2, 4, 6 e 8 in Revisão

22 Microssoldadora (wirebonder) Revisão Fios de ligas de Au ou Al Diâmetro ~50 µm

23 Sala limpa Revisão Todas as etapas recorrentes são feitas em um ambiente controlado chamado de sala limpa. Indispensável na fabricação de CI, ela também é usada na industria farmacêutica, em áreas de biotecnologia, e outras áreas sensíveis à contaminação. A sala limpa foi inventada para determinar a idade da terra (4,54Bi anos)! (quantidade de chumbo em meteoritios Decaimento radioativo do Uranio)

24 Sala limpa Turbulenta Revisão Laminar Ambiente normal - 35,000,000 partículas/m3 com tamanhos acima de 0.5 m Sala Limpa Classe 100 (ISO 5) 3,520 partículas/m3 com tamanhos acima de 0.5 m Sala Limpa Classe 1 (ISO 3) 35 partículas/m3 com tamanhos acima de 0.5 m Sala limpa (ISO 1) 12 partículas/m3 com tamanhos acima de 0.3 m

25 Sala limpa Revisão Ambiente controlado: temperatura, umidade, fluxo de ar, descargas eletrostáticas, baixa quantidade de poluentes, poeira, partículas suspensas, vapores químicos A roupa é para proteger a sala limpa do usuário! Os móveis são feitos de materiais que não liberem partículas (teflon, aço inox)

26 Sala limpa (sala amarela) Revisão Sala onde a luz ambiente não contém radiação UV. O fotorresiste é sensível à radiação UV e pode ser manuseado nesta sala sem preocupação.

27 Projetando CMOS Revisão Fluxograma de desenvolvimento de um CI Projeto de Graduação Elan Gonçalves Costa (2018) *Parasitics capacitância e indutância parasíticas; junções pn e seus problemas

28 Projetando CMOS Revisão Principais tipos de projeto de CIs: Digital MOSFETs majoritariamente do tipo canal curto (short-channel) Analógico MOSFETs majoritariamente do tipo canal longo (long-channel) Sinal misto Casamento entre sinais digitais e analógicos (precisão) OPTO Para optoeletrônica (Fotodiodos)

29 Exemplos de Processos de fabricação comerciais CMOS padrão (circuitos digitais) CMOS HV (alta tensão) CMOS SOI (Silicon on Insulator) Para melhor isolamento e controle de canal SiGe-BiCMOS Alta freq (RF, micro-ondas) CMOS-OPTO Para optoeletrônica (Wafer especial-camada epitaxial) SiGe:C Sistemas Microeletromecânicos (MEMS)

30 Projeto de CI Electric VLSI Design System - ( Software CAD Gratuito para projeto de CIs Leiaute do Circuito Regras de projeto do leiaute

31 Projeto de CI LTspice Software gratuito para simulação de CIs Componentes modelados e código spice Simulation Program with Integrated Circuit Emphasis Simulação com efeito parasítico

32 Projeto de CI Ajustando Electric + LTSpice:

33 Circuito UERJ

34 Circuito UERJ Projeto de Graduação Elan Gonçalves Costa (2018)

35 Circuito UERJ Projeto de Graduação Elan Gonçalves Costa (2018)

36 Mosis.com Metal Oxide Semiconductor Implementation Service Uma das primeiras empresas de fabricação de CI Bolachas multiprojetos de Si para dividir os custos de fabricação (modelo de máscaras compartilhadas) Mosis recebe a bolacha processada depois da fabricação, corta e separa os chips (Dicing Machine). Os chips são empacotados e submetidos aos criadores do design. Fornece regras para o projeto de fabricação e parâmetros de simulação para o SPICE

37 Caracterização- SEM microscopia por varredura de elétron Detalhe do olho de uma abelha

38 SEM microscopia por varredura de elétron * Giroscópio do iphone 4

39 SEM microscopia de varredura de elétron Chip de memória CMOS

40 SEM microscopia de varredura de elétron Detalhes do chip de 2015

41 Dopagem A dopagem é feita para alterar as propriedades elétricas do semicondutor. Dopante tipo p? B (coluna III da tabela periódica) Dopante tipo n? P (coluna V da tabela periódica) A dopagem aumenta a condutividade porque agora há mais portadores disponíveis para realizar a condução. No semicondutor tipo-n esse excesso é de elétrons. No semicondutor tipo-p esse excesso é de buracos. É de se imaginar que, se o número de elétrons aumenta com a dopagem, o número de buracos no mesmo material diminua. Por que? Essa relação entre elétrons, buracos e número de portadores intrínsecos é governada pela Lei de ação das massas No semicondutor dopado (Nd >> ni) N d >>p ρ= 1 e. μn. N d

42 Concentração de portadores À temperatura ambiente (~300K) em um Si intrínseco, n elétrons livres p buracos Pode parecer um número grande, mas é baixo se comparado ao número de átoms de Si no cristal (NSi = 50 x 1021 cm-3) Só existe um par elétron/buraco a cada ~1012 átomos de Si

43 Concentração de portadores Energia de Fermi À temperatura ambiente (~300K) em um Si intrínseco, Só existe um par elétron/buraco a cada ~1012 átomos de Si E g ( S i ) = 1,1 2 ev No Si intrínseco (não-dopado) a energia de Fermi é no meio do GAP. Vários aplicativos em:

44 Tempo de vida do portador Quando a temperatura aumenta, o semicondutor absorve calor. Elétrons na banda de valência ganham energia para serem excitados pra banda de condução. Note a importância de Eg no semicondutor! Esta excitação de elétrons da banda de valência para a banda de condução é chamada de geração. Quando o elétron volta da banda de condução para a banda de valência, isto é chamado de recombinação. O tempo que o elétron passa na banda de condução antes de recombinar (voltar para a banda de valência) é aleatório. Ele é caracterizado pelo tempo de vida do portador tt. (valor rms do tempo que o elétron passa na banda de condução)

45 Concentração de portadores Energia de Fermi Semicondutor dopado- (não-degenerado) Percebemos com estas equações que a dopagem controla o nível de Fermi!

46 Exemplo Si dopado Pouquíssimos buracos! Note que com ND = 1018, a aproximação de que começa a não ser muito boa. Quando ND ~ NSi, o material é chamado de degenerado. Materiais degenerados não seguem mais a lei de ação das massas.

47 Resistência Além de servir como base para o diodo, o poço-n também é utilizado para criar resistores. ρ resistivid a d e Lembrando: σ= 1 condutividade ρ A resistência de um material depende de propriedades intrínsecas do material e da sua geometria. Propriedade do mateiral: Resistividade Geometria: Comprimento e área de seção reta

48 Resistor de poço-n Detalhe do Layout σ= 1 condutividade ρ Esta é a seção reta de um resistor de poço-n após as divesas etapas de processamento.

49 Resistência Além de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores. ρ resistivid a d e Lembrando: σ= σ= 1 =e ( μ n n+μ p p ) ρ 1 condutividade ρ p concentraçãodevacâncias ( buracos ) nabandadevalência n co n cen tra çã od eelétro n sn a b a n da d eco n d u çã o μ p m o b ilid a d eda sva câ n cia s ( b u ra co s ) n o S i μ n m obilidadedoselétronsnosi

50 Resistência-Semicondutor Pontos importantes: Aumentar o número de buracos ou elétrons aumenta a condutividade do material σ= 1 =e ( μ n n+μ p p ) ρ Mobilidade (facilidade de se mover no cristal) do elétron é maior do que a do buraco PONTO IMPORTANTE! As mobilidades do buraco e do elétron são diferentes, isto afeta o tamanho dos MOSFETs. NMOS são menores que PMOS para que eles tenham a mesma capacidade de corrente, Ids. μ n ( Si )=1450 cm 2 / ( V. s ) μ p ( Si )= 500 cm 2 / ( V. s )

51 Energia de Fermi (Junção pn) Ao criar uma junção pn, como fica a estrutura de banda da junção? (NA) Junção pn (ND)

52 (Junção pn) Elétrons livres do lado n e buracos livres do lado p se recombinam na junção. Essa região livre de elétrons livres e buracos livres é chamada de região de depleção.

53 Diodo As características DC de um diodo são dadas pela equação de Shockley do diodo education/pn/iv/index.html

54 Diodo As características DC de um diodo são dadas pela equação de Shockley do diodo ID corrente no diodo IS Corrente de saturação Vd Tensão no diodo VT Tensão térmica 300K) n coeficiente de emissão (relacionado com o perfil de dopagem)