TF TRABALHO FINAL REALIZAR TODAS AS ETAPAS DO LAB3 PARA UMA DAS FUNÇÕES ABAIXO 21/10/18
|
|
- Ronaldo de Lacerda
- 5 Há anos
- Visualizações:
Transcrição
1 TF TRABALHO FINAL REALIZAR TODAS AS ETAPAS DO LAB3 PARA UMA DAS FUNÇÕES ABAIXO 21/10/18 MÁXIMO 1 GRUPO POR FUNÇÃO: F1=A B. (C + D) F2=A (B + C + D) F3=(A B. C) + D F4=A (B. (C + D))) F5=A ( (B. C) + D) F6= ((A + B). C) + D F7=A B + (C. D) Conteúdo do relatório a ser mostrado ao professor e entregue no Moodle 1. (10%) Esquemático print screen da tela e print screen do console com mensagem se houve ou não erro no esquemático. 2. (30%) Layout da célula print screen da tela, indicando as entradas A / B / C / D. 3. (5%) Relatório do DRC tela que indica se houveram ou não erros 4. (5%) Relatório do LVS tela que indica se houveram ou não erros 5. (15%) Extração e Simulação elétrica. Apresentar os arquivos referentes ao netlist e às capacitâncias parasitas. Dado que é uma porta com 4 entradas, a sugestão é gerar 16 estímulos para a verificação da funcionalidade completa da porta projetada, como abaixo: v1 a 0 pulse ( N 0.02N 1N 2N) v2 b 0 pulse ( N 0.02N 2N 4N) v3 c 0 pulse ( N 0.02N 4N 8N) v4 d 0 pulse ( N 0.02N 8N 16N) 6. (5%) Layout da view abstract. Print screen da tela da view abstract e o arquivo LEF. 7. (5%) Geração do arquivo de caracterização elétrica adicionar a homepage gerada pela ferramenta (datasheet/index.html) no relatório 8. (10%) Síntese lógica apresentar o esquemático gerado pela ferramenta de síntese. Pseudocódigo que deve ir para VHDL: not_a <= INV(A); not_b <= INV(B); not_c <= INV(C); not_d <= INV(D); not_s <= FUNÇÃO(not_a, not_b, not_c, not_d); S <= INV(not_S) 9. (15%) Síntese física apresentar o layout para o circuito acima, e o relatório de DRC. No script de síntese física posicionar os pinos corretamente: # Step 4: Place place_design -no_pre_place_opt edit_pin -side Top -layer 2 -spread_type center -spacing 3 -pin {A B C D} edit_pin -side Left -layer 2 -spread_type center -spacing 3 -pin {F}
2 PASSOS PARA O DESENHO MODELO PARA CÉLULAS COM 4 ENTRADAS Desenhar a célula na mesma biblioteca do inversor do lab4, pois esta célula será integrada com o inversor previamente projeto, na etapa de síntese lógica e física. WN = 0.2 µm / WP = 0.4 µm Nos drenos/sources desenhar o maior número de contatos possível. As cabeças de contato devem ter um metal1 maior para a correta inserção dos pinos, como mostrado abaixo (0,15 µm x 0,3 µm), sobre as linhas polisilício. A posição exata das cabeças de contato sobre o polisilício vai depender das conexões necessárias em M1 (metal1) ou M2 (metal2). 1. Desenhar no editor de layout o modelo abaixo, usando os níveis de área ativa (OD), polisilício (PO), metal1 (M1), e contato (CO). Respeitar a altura de 3 µm, com largura múltipla de 0.2 µm. Alguns metais/contatos foram inseridos sobres os drenos/sources a título de exemplo. MEDIDA VERTICAL TOTAL: 0,56 + 0,25 + 0,2 + 0,78 + 0,4 + 0,25 + 0,56 = 3 MICRONS MEDIDAS NA DIFUSÃO (camada OD): (2 * 0,21) + (4 * 0,06) + (3 *0,35) = 1,71 MEDIDA HORIZONTAL TOTAL: 0,15 + 1,71 + 0,14 = 2 è observem o 0,15 (esq) e 0,14 (dir) Medidas verticais Medidas horizontais ,25 * (ver observação abaixo) ,4 0, , ,25 * (ver observação abaixo) 0, Lembrar: conexão por justaposição (transistores em série) não precisa de contato. 0,255
3 Exemplo de medidas para o contato entre o dreno e source: Detalhe de uma conexão de metal1 abaixo da linha de difusão P: poli poli O template original é para as conexões entre as linhas de difusão. Em função da célula pode ser necessário conectar entre vdd/difusão ou gnd/difusão. Para isto mudar o espaçamento de 0,25 para 0,34 entre a difusão e a linha de alimentação, como abaixo. vdd! gnd! Entre vdd/difusão P Entre gnd/difusão N 2. Colocar os implantes (NP e PP), o poço N (NW) e ao redor de todo o desenho indicar a fronteira da célula (prboundary + DCO). As figuras a seguir ilustram esta organização. AS CAMADAS prboundary/dco DEVEM TER O TAMANHO DA ÁREA DEFINIDA PELOS IMPLANTES NP/PP (2,6 µm x 2 µm). Conferir se estas camadas têm 2,6 µm de altura também no inversor. As camadas prboundary/dco devem sobreporem-se exatamente sobre o canto inferior esquerdo do PP (limite inferior) até o canto superior direiro do NN (limite superior)
4 0,2 2,6 2,6 0,2 Altura do prboundary + DCO: 2,6 microns Camada PP/NN envolvidas pelas camadas prboundary + DCO Distância mínima entre difusão (transistores) e os implantes (NN/PP): 0,16 µm DICAS IMPORTANTES 1. Lembrar que as celular do inversor e da porta lógica complexa serão utilizadas em conjunto, portanto algumas características em comum são necessárias para que isto ocorra, como a altura ser a mesma (3 µm), largura de vdd/gnd ser a mesma (0,56 µm), e a altura do DCO/prboundary deve se 2,6 µm Porta complexa (este trabalho) inversor
5 2. Para o passo 6 Geração da view Abstract, alterar o script para gerar a view da porta complexa, e a seguir: a) abrir um novo terminal b) carregar "module load ic/5.1.41" (não pode ser outra versão) c) abrir a shell "csh" na pasta.../<microx>/lab4 d) no csh executar "source.cshrc_cmos065" e) após executar "abstract -replay <nome_do_script_abstract.txt>" 3. É recomendado que sempre que for executar um novo comando dentro do csh utilizar uma nova shell (para não herdar variáveis de ambiente). 4. Lembrar de alterar os scripts cmd_genus, cmd_innovus e load.tcl para apontar para os caminhos desejados, já que os originais apontam para os arquivos correspondentes ao lab4 (no diretório synthesis). 5. No arquivo load.tcl adicionar a biblioteca do arquivo LEF/LIB gerado da porta complexa junto com o LEF/LIB do inversor já feito no lab4, nas suas respectivas regiões do script. set_db library "../characterization/tf.lib../characterization/inv.lib /soft64/design-kits/stm/65nm-cmos065_537/core65gpsvt/5.2/libs/ CORE65GPSVT_nom_1.00V_25C.lib" set_db lef_library "/.. /CORE65GPSVT.lef \ / /cmos065_7m4x0y2z_ap_worst.lef \ /soft64/design-kits/stm/65nm-cmos065_536/prhs65_7.0.a/cadence/lef/prhs65_soc.lef \../TF.lef \../inv.lef" Não esquecer de alterar o DESIGN_TOP (no load.tcl) para o chamar a entidade correta a ser executada, o VHDL deverá estar localizado em /<microx>/lab4/synthesis/src. 6. No arquivo cmd_genus alterar o VHDL a ser lido pelo script. 7. Comentar a linha edit_pin no passo 3 do script caso cmd_innovus e caso a síntese física venha a apresentar erros por sobreposição de metal alterar o layer do metal faça como descrito abaixo, altere o passo 4: # Step 3: Power Planning Comentar a linha, já que os pinos ali descritos pertenciam ao inversor #edit_pin # Step 4: Place place_design -no_pre_place_opt edit_pin -side Top -layer 2 -spread_type center -spacing 3 -pin {A B C D} edit_pin -side Left -layer 3 -spread_type center -spacing 3 -pin {S} gui_fit
6 ALGUMAS REGRAS DE DESENHO 1. Para as conexões feitas com metal 1, lembrar que a camada deve possuir uma largura mínima de µm e espaçamento de µm. O Metal 2 tem largura de 0,1 µm com espaçamento 0,1 µm. 2. Conexão Metal 1 Metal 2 3. Para as conexões entre M1 e outras camadas (poli e difusão) o metal1 deve ter enclosure (margem) de 0,025 µm. 4. Espaçamento entre contatos, deve ser no mínimo 0.11 µm. 5. Para as conexões entre poli e metal 1, o contato deve ter enclosure mínimo de acordo com a figura abaixo: 6. Para as conexões entre metal 1 e pinos de E/S, o pino deve ter enclosure mínimo de acordo com a figura abaixo:
TF TRABALHO FINAL REALIZAR TODAS AS ETAPAS DO LAB3 PARA UMA DAS FUNÇÕES ABAIXO
TF TRLHO FINL RELIZR TODS S ETPS DO L3 PR UM DS FUNÇÕES IXO F1=. ( (. C) + D) F2=(( + ). C) + D F3= + + C. D F4=(. ) + (C. D) Conteúdo do relatório a ser mostrado ao professor e entregue no dia 29/NOVEMRO/2017
Trabalho 4: Projeto Elétrico e Leiaute de Porta XOR em Lógica Estática
Trabalho 4: Projeto Elétrico e Leiaute de Porta XOR em Lógica Estática 1. Introdução Dieison Soares Silveira Universidade Federal do Rio Grande do Sul UFRGS Instituto de Informática Programa de Pós-Graduação
TUTORIAL PARA PROJETO DE CÉLULA UTILIZANDO FERRAMENTAS CADENCE
TUTORIAL PARA PROJETO DE CÉLULA UTILIZANDO FERRAMENTAS CADENCE 1 Fernando Gehm Moraes 02 / Maio / 2018 DOWNLOAD DOS ARQUIVOS E ÁRVORE DE DIRETÓRIOS Logar-se na máquina kriti com o usuário fornecido pelo
Microeletrônica. Germano Maioli Penello.
Microeletrônica Germano Maioli Penello http://www.lee.eng.uerj.br/~germano/microeletronica%20_%202015-1.html Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 12 1 Conectando camadas poly
Trabalho 3: Projeto, Leiaute e Análise de um Buffer CMOS Multi-estágio
1. Introdução Trabalho 3: Projeto, Leiaute e Análise de um Buffer CMOS Multi-estágio Dieison Soares Silveira Universidade Federal do Rio Grande do Sul UFRGS Instituto de Informática Programa de Pós-Graduação
PSTFC / Chipidea. Introdução
Buffer Introdução Neste capítulo vamos proceder à concepção de um buffer CMOS (esquemático e layout). Para a implementação do mesmo desenhamos o seu esquemático, a partir do qual extraímos a netlist, para
Microeletrônica. Prof. Fernando Massa Fernandes. Aula 16. Sala 5017 E.
Microeletrônica Aula 16 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php Resistores, capacitores e Cap. 5 MOSFETs Já vimos todas as camadas
PSTFC / Chipidea. Introdução
Inversor Introdução Neste capítulo vamos proceder à concepção de um inversor CMOS (esquemático e layout). Para a implementação do mesmo desenhamos o seu esquemático, a partir do qual extraímos a netlist,
TUTORIAL PARA CRIAÇÃO DE LAYOUT DE UM INVERSOR UTILIZANDO CADENCE
TUTORIAL PARA CRIAÇÃO DE LAYOUT DE UM INVERSOR UTILIZANDO CADENCE 1 Matheus Moreira / Fernando Moraes 24 / Setembro / 2015 Setup inicial do ambiente Logar-se na máquina kriti com o usuário fornecido pelo
Microeletrônica. Prof. Fernando Massa Fernandes. https://www.fermassa.com/microeletrônica.php. Sala 5017 E
Microeletrônica Prof. Fernando Massa Fernandes https://www.fermassa.com/microeletrônica.php Sala 5017 E fermassa@lee.uerj.br http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html (Prof. Germano
Trabalho 2: Projeto Elétrico e de Leiaute de um Inversor CMOS
Trabalho 2: Projeto Elétrico e de Leiaute de um Inversor CMOS 1. Introdução Dieison Soares Silveira Universidade Federal do Rio Grande do Sul UFRGS Instituto de Informática Programa de Pós-Graduação em
Circuitos VLSI digitais
Circuitos VLSI digitais Introdução e visão geral João Canas Ferreira Universidade do Porto Faculdade de Engenharia 213-2-13 Assuntos 1 Circuitos MOS 2 Fluxo de projeto João Canas Ferreira (FEUP) Circuitos
Microeletrônica. Prof. Fernando Massa Fernandes. Sala 5017 E
Microeletrônica Prof. Fernando Massa Fernandes https://www.fermassa.com/microeletrônica.php Sala 5017 E fermassa@lee.uerj.br http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html (Prof. Germano
Microeletrônica. Aula 16. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula 16 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Microeletrônica. Aula 14. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula 14 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Microeletrônica. Aula 15. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula 15 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Microeletrônica. Aula 13. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula 13 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
Electrónica II. 4º Trabalho de Laboratório. Projecto de CIs digitais (Dsch2 e Microwind2)
Electrónica II Ano Lectivo 2006/2007 4º Trabalho de Laboratório Projecto de CIs digitais (Dsch2 e Microwind2) Marcelino Santos Maio, 2007 1 Introdução Pretende-se com este trabalho proporcionar um primeiro
Microeletrônica. Prof. Fernando Massa Fernandes. Aula 18. Sala 5017 E.
Microeletrônica Aula 18 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php 2 Resistores, capacitores e Cap. 5 MOSFETs Já vimos todas as camadas
LABORATÓRIO 1 - SIMULAÇÃO SPICE DO TRANSISTOR
LABORATÓRIO 1 - SIMULAÇÃO SPICE DO TRANSISTOR Revisão: 06/março/2018 Exemplo de ajuda para descrição SPICE http://www.seas.upenn.edu/~jan/spice/spice.overview.html Login no sistema operacional LINUX Todas
ELETRÔNICA DIGITAL I
ELETRÔNICA DIGITAL I DE10-LITE Programação Utilizando Diagrama Esquemático Professor Dr. Michael Klug 1 Utilização do software Download: https://fpgasoftware.intel.com/ Versão Lite: gratuita Para utilização
Electrónica /2007
2006/2007 FEUP/DEEC 4º/MIEEC Vítor Grade Tavares Aula 6: Regras de Desenho Sumário Regras de Desenho (DRC). Fenómeno de electromigração. Desenho de componentes passivos em CMOS. Elementos parasitas. Floorplaning
Circuitos VLSI digitais
Circuitos VLSI digitais Introdução e visão geral João Canas Ferreira Universidade do Porto Faculdade de Engenharia 2014-02-07 Assuntos 1 Circuitos MOS 2 Fluxo de projeto João Canas Ferreira (FEUP) Circuitos
Eletrônica de Potência I Prof. André Fortunato rev. 1-11/2011
Nome: Realizado em: / / Nome: Entregue em: / / Nome: EXPERIÊNCIA 3 Nome: NOTA: Recorte este cabeçalho e anexe ao seu relatório. Experiência 3 Retificador de Onda Completa Objetivo Nesta experiência ver
Tutorial sobre o easyeda Parte I
Por João Alexandre da Silveira Bem, precisaremos antes de tudo termos o nosso circuito rascunhado numa folha de papel, como na figura fig.1. Fig. 1 Desenho de um oscilador de onda quadrada com 555 Nosso
Microeletrônica. Aula - 6. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula - 6 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
MicroElectrónica. Trabalho de Laboratório. Ambientação com as Ferramentas Dsch2, Microwind2 e Pspice
MicroElectrónica Ano Lectivo 2004/2005 Trabalho de Laboratório Ambientação com as Ferramentas Dsch2, Microwind2 e Pspice Marcelino Santos, F. Gonçalves, J. P. Teixeira Fevereiro, 2005 1 Introdução Pretende-se
Projeto de circuitos eletrônicos. Vitor Yano
Projeto de circuitos eletrônicos Vitor Yano Ciclo de desenvolvimento de hardware Definição dos Requisitos Revisão dos requisitos Definição dos Blocos (arquitetura) Escolha de Fornecedores e Novos componentes
UNIVERSIDADE CATÓLICA DE PELOTAS MESTRADO EM ENGENHARIA ELETRÔNICA E COMPUTAÇÃO
UNIVERSIDADE CATÓLICA DE PELOTAS MESTRADO EM ENGENHARIA ELETRÔNICA E COMPUTAÇÃO DOUGLAS ADALBERTO SCHEUNEMANN DISCIPLINA DE INTRODUÇÃO AO PROJETO DE CIRCUITOS VLSI (PCVLSI) TRABALHO II Pelotas, maio de
APP INVENTOR. APP INVENTOR Exercício 1
APP INVENTOR APP INVENTOR Exercício 1 Exercício 1 O Objetivo é entender com executar uma ação, sendo esta consequência de uma ação anterior, ou seja, quando um botão for carregado, o texto apresentado
CIRCUITOS ELETRÔNICOS LINEARES TE054. Introdução a simulação de circuitos usando o programa QUCS
CIRCUITOS ELETRÔNICOS LINEARES TE054 Introdução a simulação de circuitos usando o programa QUCS 1) Simulações cc e ca de um circuito linear Para familiarizar-se com o uso do programa QUCS, faremos uma
Curso Básico Introdutório ao Programa de Simulação OrCAD-Pspice Release 9.1. By Ponties
Curso Básico Introdutório ao Programa de Simulação OrCAD-Pspice Release 9.1. By Ponties Introdução: O OrCad-Pspice é um programa de computador que pode ser utilizado para analisar a operação de um circuito
Departamento de Engenharia Elétrica e de Computação EESC-USP. Guia de Projetos VHDL utilizando o QUARTUIS II. Profa. Luiza Maria Romeiro Codá
Departamento de Engenharia Elétrica e de Computação EESC-USP Guia de Projetos VHDL utilizando o QUARTUIS II Profa. Luiza Maria Romeiro Codá 1. Criando um novo projeto: 1.1 Iniciando o Quartus II, criando
Tutorial LNA. 2 Copiando os arquivos para lançar a tecnologia IBM-130
Tutorial LNA 1 Objetivos Efetuar simulações de ganho de tensão, ganho de potência (parâmetros S), de ruído e linearidade de amplificadores de baixo ruído. Polarizar e dimensionar o transistor para um amplificador
Introdução aos Circuitos Integrados de Aplicação Específica
Introdução aos Circuitos Integrados de Aplicação Específica João Canas Ferreira Projecto de Circuitos VLSI FEUP/LEEC Contém figuras de Application-Specific Integrated Circuits, Michael J. S. Smith, Addison-Wesley
Introdução aos circuitos integrados de aplicação específica
Introdução aos circuitos integrados de aplicação específica João Canas Ferreira 2007-09-17 Tópicos de Projecto de VLSI digital Assuntos Tópicos 1 2 Circuitos programáveis 3 Fluxo de projecto Contém figuras
Microeletrônica. Germano Maioli Penello.
Microeletrônica Germano Maioli Penello http://www.lee.eng.uerj.br/~germano/microeletronica%20_%202015-1.html Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 09 1 Camadas de metal As camadas
Passos Iniciais para simulação de um projeto utilizando portas lógicas
Nome Hallan William Veiga Orientador: Joselito Anastácio Heerdt Passos Iniciais para simulação de um projeto utilizando portas lógicas Inicialmente deve ser executado o software Quartus II 10.1.Na tela
Retificadores (ENG ) Tutorial de Confecção de Indutor em PCB (Exemplo)1
CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DE SANTA CATARINA DEPARTAMENTO ACADÊMICO DE ELETRÔNICA CURSO SUPERIOR DE TECNOLOGIA EM SISTEMAS ELETRÔNICOS Retificadores (ENG - 0301) Tutorial de Confecção de Indutor
Microeletrônica. Germano Maioli Penello.
Microeletrônica Germano Maioli Penello http://www.lee.eng.uerj.br/~germano/microeletronica%20_%202015-1.html Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 09 1 Pauta ÁQUILA ROSA FIGUEIREDO
EXERCÍCIO 1_Casa Popular. tutorial 12 folhas de apresentação. Bibliografia
EXERCÍCIO 1_Casa Popular tutorial 12 folhas de apresentação Bibliografia NBR 10068/87 FOLHAS DE DESENHO, LEIAUTE E DIMENSÕES NBR 10582 CONTEÚDO DA FOLHA PARA DESENHO TÉCNICO NBR 13142 DOBRAMENTO DE CÓPIA
MicroElectrónica (LEEC, LEA)
MicroElectrónica (LEEC, LEA) Ano Lectivo 2005/2006 Trabalho de Laboratório T3 Projecto Físico de um Amplificador Operacional CMOS Marcelino Santos, F. Gonçalves, J. P. Teixeira Fevereiro 2006 1 1 Introdução
TUTORIAL PARA SIMULAÇÃO
TUTORIAL PARA SIMULAÇÃO Fernando Moraes Atualizado em 29/outubro/2012 O presente laboratório tem por objetivos: 1. Ilustrar o comportamento dos somadores vistos nas aulas teóricas 2. Introduzir as ferramentas
Adobe. Dreamweaver CS4
Adobe Dreamweaver CS4 ÍNDICE CAPÍTULO 1 INICIANDO O DREAMWEAVER... 7 CONHECENDO A TELA DO DREAMWEAVER... 8 CAPÍTULO 2 INICIANDO A CRIAÇÃO DO SITE... 15 REDIMENSIONANDO A JANELA DO DOCUMENTO... 18 INSERINDO
TUTORIAL CRIAÇÃO DE ENCAPSULAMENTO
INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA DEPARTAMENTO ACADÊMICO DE ELETRÔNICA ENGENHARIA ELETRÔNICA Projeto Integrador I Iniciação Científica TUTORIAL CRIAÇÃO DE ENCAPSULAMENTO
Microeletrônica. Prof. Fernando Massa Fernandes. https://www.fermassa.com/microeletrônica.php. Sala 5017 E
Microeletrônica Prof. Fernando Massa Fernandes https://www.fermassa.com/microeletrônica.php Sala 5017 E fermassa@lee.uerj.br http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html (Prof. Germano
Lógica Reconfigurável
UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA CURSO DE ENGENHARIA INDUSTRIAL ELÉTRICA MESTRADO EM SISTEMAS DE ENERGIA Lógica Reconfigurável - amauriassef@utfpr.edu.br
1ª Questão (1,0 ponto)
1ª Questão (1,0 ponto) Um procedimento importante para a análise e utilização de circuitos usando amplificador operacional é a análise nodal usando transformada de Laplace. Esta questão tratará deste procedimento.
Os blocos de desenho usados em arquitetura são mantidos em duas bibliotecas independentes:
Arquitetura O menu de arquitetura destina-se a pequenos trabalhos de desenho de plantas de arquitetura que podem ocorrer mesmo em escritórios de cálculo estrutural. Estão disponíveis facilidades de desenho
Tutorial EAGLE. Layout da Placa de Circuito Impresso. Algumas definições iniciais:
Tutorial EAGLE O objetivo deste tutorial é mostrar os passos básicos para criar um projeto usando o software Eagle. Os esforços deste tutorial estarão concentrados na captura do esquemático, no roteamento
Programa Trainee 2012 Módulo 3 Projeto de Placas de Circuito Impresso
Programa Trainee 2012 Módulo 3 Projeto de Placas de Circuito Impresso Conteúdo 03 Projeto de Placas de Circuito Impresso Mayara de Sousa Prof. Leandro Schwarz Tempo Estimado 8 h.a. Sumário Tipos de Placas
EXPERIMENTO 2: Portas Lógicas
DEE - Departamento de Engenharia Elétrica Laboratório de Circuitos Digitais I ELE 1065 EXPERIMENTO 2: Portas Lógicas OBS: A partir deste experimento se faz necessário levar o pré-lab. Pode-se utilizar
SOLID EDGE ST6 TUTORIAL 9 GERANDO VISTAS A PARTIR DE UM MODELO 3D. Aqui isso será feito com o corpo da Biela que você desenhou no tutorial 6.
SOLID EDGE ST6 TUTORIAL 9 GERANDO VISTAS A PARTIR DE UM MODELO 3D Seguindo este tutorial você estará apto a gerar vistas a partir de elementos 3D. O Solid Edge permite que sejam geradas vistas de modelos
No sub menu de Formatos temos algumas opções a trabalhar. Vejamos cada uma
Módulo de Topografia Avançada Formatos. Esta ferramenta auxilia na criação de formatos para impressão, tais como: A0; A1; A2; A3 e A4. O acesso a este recurso está no menu suspenso Posição, Formatos: delas.
Kicad?! O que podemos fazer com ele?
Kicad?! O que podemos fazer com ele? Nesse tutorial você conhecerá de maneira fácil e rápida o Software Kicad que é de distribuição livre e é utilizado em nível acadêmico e profissional. Kicad é uma plataforma
Tutorial de uso do JbreadBoard
Tutorial de uso do JbreadBoard by: Jacson RC Silva Antes de mais nada, obtenha e instale o jbreadboard, logo após siga este tutorial. A tela inicial do JbreadBoard é: Figura 1:
Todos os assuntos abaixo são abordados detalhadamente nos Cursos e Treinamentos oferecidos pela Circuito Impresso PRO.
1 Terminologia Usada em Layout de PCB Autor: Edson Bomfim Direitos Reservados Todos os assuntos abaixo são abordados detalhadamente nos Cursos e Treinamentos oferecidos pela Circuito Impresso PRO. 1. Arquivo
Portas lógicas MOS. Assuntos. João Canas Ferreira. Março de Estrutura geral. 2 Caraterísticas gerais. 3 Layout de células
Portas lógicas MOS João anas Ferreira Universidade do Porto Faculdade de Engenharia Março de 203 ssuntos Estrutura geral 2 araterísticas gerais 3 Layout de células João anas Ferreira (FEUP) Portas lógicas
Você pode conferir mais informações sobre essas e outras ferramentas em:
[Ferramentas] O Office 365 Online disponibiliza vários programas com versões que podem ser utilizadas diretamente do navegador. Neste documento você conhecerá os programas Word, Power Point e Excel, acompanhando
Universidade Federal do Rio de Janeiro COPPE. Trabalho de Processamento de Imagens Reconhecimento de Símbolos de Componentes Eletrônicos
Universidade Federal do Rio de Janeiro COPPE Trabalho de Processamento de Imagens Reconhecimento de Símbolos de Componentes Eletrônicos Nome: Fernanda Duarte Vilela Reis de Oliveira Professores: Antonio
TUTORIAL PARA CRIAÇA, O DE LAYOUT DE UM INVERSOR UTILIZANDO CADENCE
TUTORIAL PARA CRIAÇA, O DE LAYOUT DE UM INVERSOR UTILIZANDO CADENCE 1 Setup inicial do ambiente Fernando Moraes / Matheus Moreira / Leonardo Rezende / Walter Lau 23 / Março / 2016 Logar-se na máquina kriti
Drawing Formato_PTC Creo ) Iniciando um formato com dimensões A (11x8.5 pol.) Iniciar um novo arquivo com a opção Format. File > New > A Format
Drawing Formato_PTC Creo 3.0 1) Iniciando um formato com dimensões A (11x8.5 pol.) Iniciar um novo arquivo com a opção Format. File > New > A Format Digite o nome do formato (exemplo): Formato_A Clique
Laboratório de Eletrônica Digital Tutorial Quartus II (Procedimentos para Criação e Simulação de Projetos Digitais)
Universidade Federal do Pará Instituto de Tecnologia Faculdade de Engenharia Elétrica Laboratório de Eletrônica Digital Tutorial Quartus II (Procedimentos para Criação e Simulação de Projetos Digitais)
Memória SRAM 64x8 bits
UNIVERSIDADE FEDERAL DO PARANÁ Leonardo H. Menezes André N. Makoski Memória SRAM 64x8 bits Artigo elaborado como parte da avaliação da Disciplina de Circuitos Integrados Digitais, ministrada pelos Profs.:
Tutorial Conhecendo o Fritzing (parte 1)
Tutorial Conhecendo o Fritzing (parte 1) v.1.0 julho/2013 Leonardo Henrique Day de Toledo Robson Paes Machado Leandro Ramos A obra Introdução à plataforma Arduino foi licenciada com uma Licença Creative
5. Sistema de corte de contorno
5. Sistema de corte de contorno 5.1 Introdução A série Jaguar III tem como característica um sistema de corte de contorno para garantir um corte de contorno preciso por marcações de registro impressas
Aula pra tica 1. Projeto e Simulaça o no Agilent Advanced Design System. PSI3483 Ondas Eletromagnéticas em meios guiados. Prof.ª Fatima Salete Correra
1 Aula pra tica 1 Projeto e Simulaça o no Agilent Advanced Design System PSI3483 Ondas Eletromagnéticas em meios guiados Prof.ª Fatima Salete Correra Atividades da aula Criando um novo espaço de trabalho
[GUIA RÁPIDO: OFFICE SWAY]
[GUIA RÁPIDO: OFFICE SWAY] O Sway é uma ferramenta para a criação de materiais online, funcionando como um painel em que podem ser colocados elementos dinâmicos e interativos. Ele se baseia no conceito
PROJETO 3: SOMADOR DE QUATRO BITS EM TECNOLOGIA CMOS Para implementacão de um Somador completo é necessário seguir a tabela-verdade abaixo:
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL Escola de Engenharia Departamento de Engenharia Elétrica ENG 04061 Circuitos Eletrônicos Integrados Atividade de Ensino à Distância Prof. Hamilton Klimach PROJETO
CONTROLE DE UM SERVO MOTOR
CONTROLE DE UM SERVO MOTOR Versão 2015 RESUMO Esta experiência tem como objetivo a familiarização e o projeto de um circuito de controle simples de um servo motor. A parte experimental inclui atividades
Tutorial Multisim. Página inicial do Multisim
Tutorial Multisim O Multisim é um programa que realiza a simulação da montagem de circuitos eletrônicos, nele estão contidas todas as ferramentas necessárias para a montagem de tais circuitos como resistores,
Microeletrônica. Aula 12. Prof. Fernando Massa Fernandes. Sala 5017 E.
Microeletrônica Aula 12 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html
LABORATÓRIO 2 - SIMULAÇÃO SPICE DO INVERSOR
LABORATÓRIO 2 - SIMULAÇÃO SPICE DO INVERSOR Revisão: 17/março/2017 Fernando Moraes O objetivo deste laboratório é realizar 6 simulações com o inversor: 1. Curva DC 4. Efeito da rampa de entrada 2. Dimensionamento
ALTERA Quartus II. Manual
ALTERA Quartus II Manual 2014 O Quartus II é um ambiente de desenvolvimento integrado (IDE Integrated Development Environment), utilizado para o desenvolvimento de sistemas digitais utilizando FPGAs (Field
UNIVERSIDADE FEDERAL DE SANTA CATARINA DEPARTAMENTO DE ENGENHARIA ELÉTRICA EEL7051 Materiais Elétricos - Laboratório
UNIVERSIDADE FEDERAL DE SANTA CATARINA DEPARTAMENTO DE ENGENHARIA ELÉTRICA EEL7051 Materiais Elétricos - Laboratório EXPERIÊNCIA 04 RESISTORES E PROPRIEDADES DOS SEMICONDUTORES 1 INTRODUÇÃO Este roteiro
ORCAD LAYOUT 9.0. PUCRS Faculdade de Engenharia XI - Semana da Engenharia. Acadêmico de Eng. Leonardo Witt Rodrigues
PUCRS Faculdade de Engenharia XI - Semana da Engenharia ORCAD LAYOUT 9.0 Acadêmico de Eng. Leonardo Witt Rodrigues Prof. Eng. Anderson Royes Terroso, MSc Junho/2002 Página: Http://www.ee.pucrs.br/~terroso
PROJETO E SIMULAÇÃO DE CIRCUITO INTEGRADO DEDICADO PARA CONTROLE DE SERVO-MOTORES
PROJETO E SIMULAÇÃO DE CIRCUITO INTEGRADO DEDICADO PARA CONTROLE DE SERVO-MOTORES Lucas Ricken Garcia Universidade Tecnológica Federal do Paraná UTFPR Campus Campo Mourão CM Coordenação de Engenharia Eletrônica
Pré-Laboratório (Para ser entregue no início da aula prática)
UNIVERSIDADE FEDERAL DE ITAJUBÁ Instituto de Engenharia de Sistemas e Tecnologia da Informação LABORATÓRIO DE ELETRÔNICA DIGITAL I ELT 29 Atividade de Laboratório 6 Aluno: Aluno: Aluno: Mat.: Mat.: Mat.:
DK105 GROVE. Temperatura e Umidade. Radiuino
DK105 GROVE Temperatura e Umidade Radiuino O presente projeto visa mostrar uma básica aplicação com o Kit DK 105 Grove. Utilizamos um sensor de umidade e temperatura Grove juntamente ao nó sensor para
Sistema de Importação de Avaliações PAINT (Integrador)
Sistema de Importação de Avaliações PAINT (Integrador) Download JAVA 7 32 bits Para a utilização do sistema, antes é necessário que você tenha instalado a versão 7.8 do Java Runtime Environment em seu
Aula 01 Microsoft Excel 2016
Aula 01 Microsoft Excel 2016 Prof. Claudio Benossi Prof. Rodrigo Achar Prof. Wagner Tufano São Paulo SP 2018 1 01 Informações sobre a interface Aprender a trabalhar com o Excel pode ser o divisor de águas
Manual de utilização da Mini Fábrica de Crachás. parte 2 BRAVASOFT. Implantar e Imprimir Projetos
Manual de utilização da Mini Fábrica de Crachás parte 2 BRAVASOFT Implantar e Imprimir Projetos Atualizado em: 09/2012 2 1. Sumário 2. Implantar Projeto no Bravasoft... 3 2.1 Arrumar arquivo com dados
Projeto de pesquisa realizado no Grupo de Matemática Aplicada e Computacional da UNIJUÍ 2
PARAMETRIZAÇÃO INTEGRADA DA MASSA DE GRÃO E DO SISTEMA DE AREAÇÃO EM ARMAZÉNS DE GRÃOS HORIZONTAL COM ESTRUTURA GEOMÉTRICA DO FUNDO NO FORMATO V E W 1 INTEGRATED PARAMETRIZATION OF THE MASS OF GRAINS AND
5. Sistema de corte de contorno
5. Sistema de corte de contorno 5.1 Introdução A série Jaguar III tem como característica um sistema de corte de contorno para garantir um corte de contorno preciso por marcações de registro impressas
Roteiro para experiências de laboratório. AULA 1: Tensão elétrica
Roteiro para experiências de laboratório AULA 1: Tensão elétrica Alunos: 1-2- 3-4- 5- Turma: Data: / / Objetivos: - Conhecer as principais fontes de tensão contínua - Efetuar medidas de tensões elétricas.
ES015 - Projeto de Estruturas Assistido por Computador: Cálculo e Detalhamento
Escola Politécnica da Universidade de São Paulo Departamento de Engenharia de Estruturas e Fundações ES015 - Projeto de Estruturas Assistido por Computador: Cálculo e Detalhamento Prof. Túlio Nogueira
APRESENTAÇÃO ELETRÔNICA POWER POINT
1 INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DO RIO GRANDE DO NORTE CAMPUS JOÃO CÂMARA APRESENTAÇÃO ELETRÔNICA POWER POINT Nickerson Fonseca Ferreira nickerson.ferreira@ifrn.edu.br Ambiente de
Microeletrônica. Prof. Fernando Massa Fernandes. Aula 21. Sala 5017 E.
Microeletrônica Aula 21 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php Revisão MOSFET pass gate NMOS é bom para passar sinal lógico 0
CEULP/ULBRA Curso de Engenharia Civil
CEULP/ULBRA Curso de Engenharia Civil Computação Gráfica I P R O F E S S O R A : G A B R I E L A C O E L H O P E D R E I R A E N G E N H E I R A C I V I L E A M B I E N T A L Fazer formato de folha Legenda
Introdução a Tecnologia da Informação
Introdução a Tecnologia da Informação Informática Básica Software de apresentação Prof. Jonatas Bastos Power Point p Faz parte do pacote Microsoft Office; p Software com muitos recursos para construção
Programação Gráfica Parte 3 Versão em C 2006 PUCPR Tutoria de Jogos 1º Ano
Programação Gráfica Parte 3 Versão em C 2006 PUCPR Tutoria de Jogos 1º Ano Paulo V. W. Radtke pvwradtke@gmail.com http://www.ppgia.pucpr.br/~radtke/jogos/ AVISO IMPORTANTE!! Esta versão é dedicada exclusivamente
CAP 13 SHEETS / Pranchas de Impressão
CAP 13 SHEETS / Pranchas de Impressão As pranchas de impressão são elementos de extração de dados do projeto que podem ser desenvolvidas no próprio Revit utilizando modelos (famílias) ou importando de
Escola Politécnica da Universidade de São Paulo Departamento de Engenharia de Sistemas Eletrônicos - PSI. PSI Projeto de Sistemas Integrados
Escola Politécnica da Universidade de São Paulo Departamento de Engenharia de Sistemas Eletrônicos - PSI PSI-2553- Projeto de Sistemas Integrados Exp 1A: Captura da Arquitetura RTL do Processador Fibonacci
Tela Inicial do Writer
UbuntUCA Instituto Compartilhado: uma parceria IFRN e uma escola estadual para manutenção do projeto de inclusão digital de um computador por aluno (UCA) Writer O Writer é o editor de textos do UbuntUCA,
Microeletrônica. Germano Maioli Penello.
Microeletrônica Germano Maioli Penello http://www.lee.eng.uerj.br/~germano/microeletronica%20_%202015-1.html Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 11 1 Pauta ÁQUILA ROSA FIGUEIREDO
VIVADO TUTORIAL 101: CADEADO DIGITAL
VIVADO TUTORIAL 101: CADEADO DIGITAL VERSÃO 1.0 - SISTEMAS DIGITAIS - Este tutorial inclui notas adicionais na margem esquerda da página (do tipo G(X.X)). Estas notas referram-se ao(s) passo(s) X.X do
Microeletrônica. Prof. Fernando Massa Fernandes. Aula Sala 5017 E.
Microeletrônica Aula - 12 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php Exemplos de leiaute de padframe Processo de 50 nm com dois metais
ES015 - Projeto de Estruturas Assistido por Computador: Cálculo e Detalhamento
Escola Politécnica da Universidade de São Paulo Departamento de Engenharia de Estruturas e Fundações ES015 - Projeto de Estruturas Assistido por Computador: Cálculo e Detalhamento Prof. Túlio Nogueira
Preparando o Smartphone para instalar o App
Preparando o Smartphone para instalar o App A versão do Android é 6.0 Outras versões de Android poderão apresentar outras formas para às instruções aqui passadas. Acesse as configurações do seu aparelho
DK105 GROVE. Sonar. Radiuino
DK105 GROVE Sonar Radiuino O presente projeto visa mostrar uma básica aplicação com o Kit DK 105 Grove. Utilizamos um sonar ultrassônico Grove juntamente ao nó sensor para medir distância de obstáculos.