Memória SRAM 64x8 bits
|
|
- Bruna Guterres Figueiroa
- 7 Há anos
- Visualizações:
Transcrição
1 UNIVERSIDADE FEDERAL DO PARANÁ Leonardo H. Menezes André N. Makoski Memória SRAM 64x8 bits Artigo elaborado como parte da avaliação da Disciplina de Circuitos Integrados Digitais, ministrada pelos Profs.: Marlio J. do C. Bonfin e Oscar da C. Gouveia Filho, do Curso de Engenharia Elétrica, Setor de Tecnologia, Universidade Federal do Paraná. CURITIBA 2010
2 Índice 1. Introdução SRAM Matriz de células básicas Circuito entrada/saída Decodificador de endereços Lógica de controle Simulação Elétrica Célula básica Circuito entrada/saída Decodificador Circuito completo da memória Parâmetros Do circuito Simulação Lógica Célula básica Circuito Entrada/Saída Decodificador Layout Conclusão Bibliografia... 24
3 1. Introdução As SRAM são memórias de acesso aleatório que mantêm os dados armazenados desde que seja mantida a sua alimentação, não necessitando que as células sejam atualizadas. São baseadas em circuitos Flip Flop SR, sendo relativamente grandes, as células básicas utilizam seis transistores. Uma das aplicações mais comuns para a memória SRAM é a utilização como cachê de memória para os processadores, pois o acesso a memória SRAM é muito mais rápido que à memória DRAM. As memórias SRAM são o tipo de memória RAM mais rápidas da atualidade. Um dos maiores defeitos da memória SRAM é o fato de que a miniaturização é limitada e o custo é elevado quando comparado aos outros tipos de memória DRAM. O funcionamento do circuito é baseado nos decodificadores para selecionar a célula de memória a ser lida ou gravada. Além disso, há também um circuito de entrada/saída composto de buffers tri-states em antiparalelo que determinam se será realizada uma gravação ou uma leitura. A célula de memória é composta por um latch de inversores e uma chave de passagem que é habilitada ou desabilitada pelo decodificador. 2. SRAM A memória SRAM é composta dos seguintes blocos fundamentais: Matriz de células básicas, Circuito entrada/saída, Decodificador de endereços e Lógica de controle. A seguir veremos cada bloco fundamental separadamente Matriz de células básicas As células básicas são compostas por flip flop s SR e chaves de passagem. Os flip flop s são compostos por dois inversores conectados em paralelo. Os inversores são compostos de dois transistores, um N e um P, em série. Os canais foram dimensionados de maneira a fazer como que a resistência do transistor canal N e do transistor canal P seja igual. Abaixo vemos o esquemático da porta inversora: Figura 1: Porta inversora projetada. 3
4 As chaves de passagem são compostas de dois transistores N e P em paralelo. A chave de passagem é utilizada para fazer o controle do acesso ao bloco fundamental, ela é utilizada como lógica de controle. A porta inversora foi adicionada ao gate do transistor N, assim a célula é selecionada como o nível lógico zero, esta lógica foi escolhida para reduzir o numero de transistores no momento de realizar a lógica de controle. Abaixo podemos ver o esquemático da chave de passagem: Figura 2: Chave de passagem. Abaixo podemos ver o circuito completo da célula básica de um bit: Figura 3: Circuito da célula básica com inversores em antiparalelo e a chave de passagem. As células básicas armazenam um bit, sendo assim, elas foram agrupadas em oito células para formar a célula básica do byte. Uma porta NAND foi utilizada para realizar a lógica de controle, assim os dois decodificadores escolhem a linha e a coluna na matriz de células. A porta NAND foi utilizada para reduzir o numero de transistores do circuito, esse é o motivo pelo qual a lógica de ativação da célula básica foi invertida. Abaixo podemos ver o esquemático da célula básica de um byte: 4
5 Figura 4: Célula básica de 8 bits. Após o projeto da célula de um byte, a matriz de células foi montada, os pinos dos bits foram conectados, pois a lógica de controle permite selecionar somente uma célula. Abaixo podemos ver o circuito da matriz de células de 64 bytes: Figura 5: Célula básica de 64 bytes. 5
6 2.2. Circuito entrada/saída O circuito de entrada/saída é composto de buffers tri-state ligados em antiparalelo com uma lógica de controle invertida. Os buffers tri-state são compostos por portas lógicas NAND, NOR e NOT em conjunto com dois transistores, um N e um P. Abaixo o esquemático das portas lógicas NAND e NOR utilizadas, os canais dos transistores foram dimensionados de maneira que a resistência equivalente dos transistores P e dos transistores N seja igual, sendo assim os tempos de subida e descida seriam iguais. Figura 6: Porta NAND Figura 7: Porta NOR. Os transistores da saída do buffer tri-state foram dimensionados de maneira que a corrente de escrita seja muito maior que a corrente do latch, para que assim a escrita possa ser realizada. 6
7 Abaixo podemos ver o circuito do buffer tri-state: Figura 8: Circuito completo do Buffer Tri-State. Os buffers tri-state foram ligados em antiparalelo de maneira, sendo que um dos buffers será utilizado para realizar a escrita e o outro será utilizado para realizar a leitura. Abaixo podemos ver o esquemático completo do circuito entrada/saída com os buffers tri-state conectados em antiparalelo: Figura 9: Circuito completo entrada/saída. 7
8 2.3. Decodificador de endereços O decodificador de endereços é composto de três portas inversoras e oito portas AND de três entradas, ou seja, é um decodificador de três para oito. Dois decodificadores foram usados, um para as oito linhas e outro para as oito colunas. Abaixo podemos ver o circuito esquemático do circuito AND de três entradas. Figura 10: Circuito da porta. Abaixo o esquemático do circuito do decodificador de três entradas para oito saídas: 8
9 Figura 11: Circuito do decodificador Lógica de controle O circuito de lógica de controle está no conjunto da porta NAND existente no circuito de enable da célula de um byte e do circuito do decodificador. O circuito decodificador determina a linha e a coluna, assim quando o nível lógico um é acionado tanto na linha quanto na coluna da porta NAND da célula de um byte, a chave de passagem da célula é ativada e o circuito do buffer está conectado a está célula, logo, dependendo do nível lógico no pino RorW do buffer, a célula será lida ou gravada. 3. Simulação Elétrica Os circuitos construídos foram simulados no software Mentor separadamente antes de serem colocados juntos. Abordaremos separadamente cada circuito e depois o circuito completo Célula básica A simulação da célula básica de um bit foi realizada para verificar a capacidade do latch de armazenar o bit escrito pela entrada. Abaixo as formas de onda obtidas: 9
10 Figura 12: Formas de onda da simulação elétrica da célula básica. EN: Enable, Read: Bit escrito, IO: nível lógico na entrada da chave de passagem, BN: negação lógica de Read. Conforme a figura 12 demonstra, o latch foi capaz de armazenar o bit escrito. No primeiro pulso nível lógico zero do enable, o bit 1 que estava na entrada foi armazenado no latch. No pulso seguinte o enable está no nível lógico 1 e o bit lido continua no nível lógico alto, demonstrando a capacidade do latch de armazenamento. Após a simulação da célula básica de um bit, uma simulação da célula de um byte foi realizada para verificar a funcionalidade da lógica de controle. Devido ao atraso introduzido pela porta NAND existente na célula de um byte, é necessário manter a entrada no nível lógico desejado por dois ciclos. Por exemplo, se o período for de 10ns, a entrada tem de ser mantida por 20ns para salvar o bit no latch. Abaixo podemos ver as formas de onda obtidas: Figura 13: Formas de onda da simulação elétrica da célula de um byte. C: enable da coluna, L: enable da linha, Read: Bit escrito, IN: bit à ser escrito. 10
11 Conforme a figura 13 demonstra, o bit está sendo escrito e mantido no interior do byte. As formas de ondas dos outros bits não foram mostradas, pois são idênticas Circuito entrada/saída Inicialmente, o circuito do buffer tri-state foi simulado. Quando o controle está no nível lógico 0, a entrada é passada para a saída. Quando o controle está no nível lógico 0, a saída fica em alta impedância. A figura 14 demonstra esse fato: Figura 14: Formas de onda da simulação elétrica do buffer tri-state. Control: Bit que controla habilitação do buffer, IN: Entrada do buffer, OUT: Saída do buffer. Após a simulação do buffer individual, um teste com o circuito completo foi realizado. Os dois buffers em paralelo foram simulados. Inicialmente a entrada foi colocada em OI, desse lado do buffer, a entrada é passada para a saída quando RorW está no nível lógico 1.Abaixo as formas de onda resultantes: Figura 15: Formas de onda da simulação elétrica do circuito entrada/saída com entrada do lado OI. Control: Bit que controla habilitação do buffer, IN: Entrada do buffer, OUT: Saída do buffer. 11
12 Analogamente, para a entrada no lado IO, a entrada passa para a saída quando o RorW está no nível lógico 0. Como as formas de onda são análogas, elas não serão repetidas Decodificador O circuito decodificador de três entradas para oito saídas foi testado uma única vez. Abaixo as formas de onda obtidas da simulação elétrica: Figura 16: Formas de onda da simulação elétrica do decodificador. I1: bit menos significativo do endereço, I3: bit mais significativo do endereço, O1: saída 1, O2: saída 2, etc. Como ficam constatadas pela figura 16, as saídas do decodificador são acionadas seqüencialmente conforme o endereço, ou seja, para entrada 000 a saída acionada é a O1 (Saída 1 do decodificador), conforme pode ser visto na figura Circuito completo da memória Após a simulação do circuito completo, foi possível determinar o correto funcionamento do circuito. Alem disso foi possível determinar os tempos de subida, descida, TPL e TPH. Abaixo se pode ver a forma de onda obtida para a gravação do endereço 1 da memória. O bit 1 foi gravado no primeiro ciclo e o bit 0 em t=30ns. 12
13 Figura 17: Formas de onda da simulação elétrica do circuito completo. Read: bit menos significativo do endereço, IO: entrada de escrita, RW: Seleção de leitura ou gravação, nível lógico1=gravação Parâmetros Do circuito Após realizar a simulação completa do circuito foi possível determinar alguns parâmetros do circuito: Parâmetro Tempo (ns) Tf 0,128 Tr 0,255 TPLH 0,778 TPHL 0,84 Tabela 1: Parâmetros do circuito. Além dos parâmetros de tempo, foi obtido também a potência total dissipada pelo circuito durante a simulação: Parametro Power Dissipation Tempo de simulação: Potência (nw) 56,2621nW 100ns Tabela 2: Potência dissipada pelo circuito. 4. Simulação Lógica Além da simulação elétrica, uma simulação lógica do circuito foi realizada usando a linguagem verilog no software Mentor. Alguns problemas surgiram durante a simulação lógica e, devido as limitações do software, não foi possível simular o circuito completo, somente os subcircuitos foram simulados separadamente. Iremos analisá-los separadamente nas seções seguintes. 13
14 4.1. Célula básica A simulação lógica da célula básica foi realizada separadamente, isso devido às limitações do software que não permitiram a simulação do latch com a chave de passagem. Abaixo as formas de onda do latch e da chave de passagem: Figura 18: Formas de onda da simulação lógica do latch com inversores. IN: Entrada, OUT: Saída. Figura 19: Formas de onda da simulação lógica da chave de passagem. IN: Entrada, OUT: Saida, EM: Enable. Na figura 17 é possível ver que o latch está invertendo a entrada. Na figura 18 é possível verificar que quando o enable está no nível lógico alto, a entrada é passada para a saída, quando o enable está no nível lógico baixo, a saída fica em alta impedância. 14
15 4.2. Circuito Entrada/Saída A simulação lógica do circuito entrada/saída foi realizada com o circuito completo, ou seja, com os 8 pares de buffers tri-state em antiparalelo. Abaixo as formas de onda obtidas: Figura 20: Formas de onda da simulação lógica do circuito entrada/saida. IN1...IN7: Entradas IO do buffer, IN8: RorW, OI1...OI8: saídas OI do buffer. O circuito de entrada/saída está de acordo com o projeto, pois quando o RorW está no nível lógico alto, a saída fica em alta impedância, quando RorW está em nível lógico baixo, a entrada é transferida para a saída Decodificador A simulação lógica do decodificador também foi realizada com o circuito completo. Abaixo as formas de onda obtidas: Figura 21: Formas de onda da simulação lógica do Decodificador. IN0...IN2: Endereços de entrada, OUT1...OUT8: Saídas do decodificador. 15
16 É possível verificar na figura 20 que o decodificador está funcionando conforme projetado, começando pelo endereço 000 a saída ativada é a saída OUT1 e assim sucessivamente. 5. Layout O layout do circuito foi projetado a partir das portas lógicas, da chave de passagem e do buffer tri-state. Abaixo vemos os layouts das portas lógicas que foram obtidos de maneira automática a partir do software Mentor. Abaixo vemos os layouts de todas as portas lógicas, da chave de passagem e do buffer tri-state. Estes são os blocos fundamentais para a construção do restante do layout. Figura 22: Layout Porta NAND 16
17 Figura 23: Layout Porta NOR Figura 24: Layout Porta NOT. 17
18 Figura 25: Layout Chave de passagem. Figura 26: Layout buffer. 18
19 Figura 27: Layout AND de três entradas. Com base nesses blocos fundamentais, o restante dos circuitos foi desenhado. Abaixo vemos os seguintes circuitos: Decodificador, Circuito entrada/saída (Buffers tri-state), célula de um bit, célula de um byte e circuito completo. 19
20 Figura 28: Layout decodificador. Figura 29: Layout circuito entrada/saída. 20
21 Figura 30: Layout circuito bit. Figura 31: Layout circuito byte. 21
22 Figura 32: Layout completo da memória 22
23 6. Conclusão As memórias SRAM são fundamentais para a operação dos processadores atuais. Um dois maiores problemas do projeto é a limitada miniaturização do circuito, pode-se ver que as células básicas ocupam seis transistores por bit, enquanto a DRAM ocupa somente um transistor e um capacitor. Conseqüentemente à limitada miniaturização, segue-se o custo da memória, por ocupar mais espaço e possuir mais transistores que a memória DRAM, seu custo é elevado quando comparado à memória DRAM. A partir da análise do circuito, pode-se concluir que a memória SRAM é muito rápida, o tempo de resposta para uma escrita de bit está em torno de 0,8 ns. Isso demonstra a grande velocidade da memória SRAM. 23
24 7. Bibliografia 1. The MOSIS Service. Rules for the MOSIS Scalable CMOS (SCMOS) 2. Página da disciplina. Circuitos Integrados Digitais: 3. Página da disciplina de Memórias. Memórias 24
Eletrônica Digital II (Memórias) Prof. Eng. Antonio Carlos Lemos Júnior
Eletrônica Digital II (Memórias) Prof. Eng. Antonio Carlos Lemos Júnior Termos Básicos Célula de memória dispositivo ou circuito capaz de armazenar um bit. Ex.: um flip-flop, um capacitor, etc. Palavra
Latch SR (Set/Reset)
Memória Nível da Lógica Digital (Aula 8) Memória Nível Lógico A memória é usada para armazenar tanto instruções a serem executadas quanto os dados usados na execução de algumas dessas instruções Para se
Trabalho de Circuitos Integrados Digitais Maquina de Estados: Contador Código Gray
UFPR Universidade Federal do Paraná Curso de Engenharia Elétrica Trabalho de Circuitos Integrados Digitais Maquina de Estados: Contador Código Gray Daniel Lauer Luciano F. da Rosa Curitiba, junho de 2010
CURSO DE ELETRÔNICA DIGITAL OS FLIP-FLOPS E FUNÇÕES LÓGICAS EM CIRCUITOS INTEGRADOS
LIÇÃO 7 OS FLIP-FLOPS E FUNÇÕES LÓGICAS EM CIRCUITOS INTEGRADOS Na lição anterior aprendemos como funcionam os principais tipos de flip-flops, verificando que, dependendo dos recursos que cada um possua,
UNIVERSIDADE FEDERAL DO PARANÁ SETOR DE CIÊNCIA E TECNOLOGIA ENGENHARIA ELÉTRICA
UNIVERSIDADE FEDERAL DO PARANÁ SETOR DE CIÊNCIA E TECNOLOGIA ENGENHARIA ELÉTRICA RELATÓRIO CONTADOR DE 6 BITS PROGRAMÁVEL Trabalho apresentado à disciplina de Projeto de Circuitos Integrados Digitais,
Circuitos Sequenciais
1 Circuitos Sequenciais Elementos de estado ou elementos de memória Exemplos de circuitos sequenciais: Latches Flip-flops Registradores Conjunto de registradores Memória Conjunto de Registradores Parte
PROJETO DE CIRCUITOS INTEGRADOS DIGITAIS
UNIVERSIDADE FEDERAL DO PARANÁ CURSO DE ENGENHARIA ELÉTRICA PROJETO DE CIRCUITOS INTEGRADOS DIGITAIS Somador de 8 bits com carry Orientandos: Allan Christian Krainski Ferrari Eduardo Delinski dos Santos
Arduino Lab 08 Banco de teste para memória RAM HM6116 de 16k
Arduino Lab 08 Banco de teste para memória RAM HM6116 de 16k Neste Lab iremos descrever a implementação de um sistema para testar antigas memórias RAM, estática, modelo HM6116LP-4 que ainda são utilizadas
Circuitos Digitais. Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais
1 Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais Circuitos Digitais Circuito combinacional: Circuito não é capaz de armazenar um valor Possui portas lógicas conectadas para
ELE Microprocessadores I. AULA 12 Arquitetura do Microprocessador Interface com as memórias
ELE 1078 - Microprocessadores I AULA 12 Arquitetura do Microprocessador 8085 -Interface com as memórias 12.1 - Estrutura das Memórias Memória de Leitura / Escrita (R / W memory). Grupo de registradores;
SSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 17ª Aula Hierarquia de memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Memória Memória Todo componente capaz de armazenar bits de informação Características
1. Sistemas de numeração e códigos 23
Sumário 1. Sistemas de numeração e códigos 23 1.1. Conceitos fundamentais 23 1.2. Representações numéricas 24 1.3. Representação de dados numéricos 25 1.4. Sistemas de números e bases numéricas 27 1.4.1.
PCS 3115 Sistemas Digitais I
PCS 35 Sistemas Digitais I Módulo 7 Introdução às Memórias Edison versão:. (maio de 28). Conceituação Dispositivos que armazenam dados em grandes quantidades. Flip-Flop s e registradores também têm esta
Memórias RAM e ROM. Adriano J. Holanda 9/5/2017. [Introdução à Organização de Computadores]
Memórias RAM e ROM [Introdução à Organização de Computadores] Adriano J Holanda 9/5/2017 Memória de acesso aleatório RAM Random Access Memory Armazenamento temporário de programas em execução e dados;
Memória. Arquitetura de Computadores I. DCC-IM/UFRJ Prof. Gabriel P. Silva
Memória Arquitetura de Computadores I DCC-IM/UFRJ Prof. Gabriel P. Silva Representação das Informações A abreviação utilizada para o byte é o B maiúsculo e para o bit é o b minúsculo. Abaixo estão os multiplicadores
SSC512 Elementos de Lógica Digital. Memórias. GE4 Bio
Universidade de São Paulo Instituto de Ciências Matemáticas e de Computação Departamento de Sistemas de Computação Elementos de Memórias GE4 Bio GE4Bio Grupo de Estudos em Sinais Biológicos Prof.Dr. Danilo
Adriano J. Holanda FAFRAM. 4 e 11 de maio de 2012
Memória Adriano J. Holanda FAFRAM 4 e 11 de maio de 2012 Trilha Introdução Hierarquia da memória Memórias RAM Memória ROM Introdução Arquitetura de Von Neumann Memória Aritmética Controle E/S Unidade central
William Stallings Arquitetura e Organização de Computadores 8 a Edição. Capítulo 5 Memória interna
William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 5 Memória interna Os textos nestas caixas foram adicionados pelo Prof. Joubert slide 1 Tipos de memória de semicondutor slide
MEMÓRIAS PAPEL FOTOGRAFIA FITA PERFURADA DISPOSITIVOS MAGNÉTICOS DISPOSITIVOS ÓPTICOS DISPOSTIVOS DE ESTADO SÓLIDO
MEMÓRIAS MEIOS: PAPEL FOTOGRAFIA FITA PERFURADA DISPOSITIVOS MAGNÉTICOS DISPOSITIVOS ÓPTICOS DISPOSTIVOS DE ESTADO SÓLIDO TÉCNICAS: IMPRESSÃO CARGAS ELÉTRICAS MODIFICAÇÃO DE ÍNDICES ÓPTICOS DE SUPERFÍCIES
DECODIFICADORES. Capítulo 5
Capítulo 5 DECODIFICADORES 5.1 Decodificadores... 73 5.1.1 Decodificador 2-para-4, com saídas ativas em alto... 73 5.1.2 Decodificador 2-para-4, com saídas ativas em baixo... 74 5.1.3 Decodificadores 3-para-8...
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 10: MEMÓRIA E HIERARQUIA DE MEMÓRIAS
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I AULA 10: MEMÓRIA E HIERARQUIA DE MEMÓRIAS Prof. Max Santana Rolemberg Farias max.santana@univasf.edu.br Colegiado de Engenharia de Computação MEMÓRIA SÃO TODOS
CONVERSOR DELTA-SIGMA
Marcelo Samsoniuk Fernando Zanella PROJETO FINAL DA DISCIPLINA DE PROJETO DE CIRCUITOS INTEGRADOS ANALÓGICOS CONVERSOR DELTA-SIGMA Projeto final para a disciplina de Projeto de Circuitos Integrados Analógicos
Memórias Parte 1. SEL-0415 Introdução à Organização de Computadores. Aula 4. Prof. Dr. Marcelo Andrade da Costa Vieira
Departamento de Engenharia Elétrica - EESC-USP SEL-0415 Introdução à Organização de Computadores Memórias Parte 1 Aula 4 Prof. Dr. Marcelo Andrade da Costa Vieira Memória Semicondutora Elemento Básico
Introdução a Sistemas Digitais
Introdução a Sistemas Digitais Definição Sistemas Digitais Projeto Revisão: Circuitos Combinacionais Circuitos Sequênciais Máquinas de Estados Sistemas Digitais Definição Um sistema digital é um sistema
Arquitetura de Computadores Memória Principal
Arquitetura de Computadores Memória Principal Memória Principal A Memória Principal é a memória que, na sua concepção original, guardaria tanto os programas em execução quanto os dados utilizados por estes
Eletrônica Digital para Instrumentação. Herman Lima Jr.
G03 Eletrônica Digital para Instrumentação Prof: hlima@cbpf.br Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI) Parâmetros de circuitos integrados lógicos Dispositivos
ROM
Capítulo 3 Sumário 3.1 Memórias... 38 3.2 Estrutura geral e organização de uma memória... 38 3.3 Tipos Básicos - ROM (Read Only Memory)... 39 3.3.1 Ampliação da capacidade da ROM... 41 3.3.2 ROMs Programáveis...
Prof. Eliezer Soares Flores 1 / 22
Memórias Prof. Eliezer Soares Flores e-mail: eliezerflores@unipampa.edu.br 1 / 22 Sistemas computacionais Hardware: parte física de um sistema computacional; Software: parte lógica de um sistema computacional.
Circuitos Lógicos. Profa. Grace S. Deaecto. Faculdade de Engenharia Mecânica / UNICAMP , Campinas, SP, Brasil.
Circuitos Lógicos Profa. Grace S. Deaecto Faculdade de Engenharia Mecânica / UNICAMP 13083-860, Campinas, SP, Brasil. grace@fem.unicamp.br Segundo Semestre de 2013 Profa. Grace S. Deaecto ES572 DMC / FEM
ARQUITETURA DE COMPUTADORES. Nível da Lógica Digital. Prof.: Agostinho S. Riofrio
ARQUITETURA DE COMPUTADORES Nível da Lógica Digital Prof.: Agostinho S. Riofrio Agenda 1. Portas Lógicas 2. Algebra de Boole 3. Equivalencia de circuitos 4. Circuitos Lógicos Digitais 5. Relógio 6. Memória
Geradores de Clock e Memórias
Geradores de Clock e Memórias Prof. Ohara Kerusauskas Rayel Disciplina de Eletrônica Digital - ET75C Curitiba, PR 18 de junho de 2015 1 / 23 Geradores de Clock Multivibradores biestáveis: possuem 2 estados
Sistemas Digitais II DISPOSITIVOS DE MEMÓRIA. Prof. Marlon Henrique Teixeira julho/2014
Sistemas Digitais II DISPOSITIVOS DE MEMÓRIA Prof. Marlon Henrique Teixeira julho/2014 Memórias Conteúdo Terminologia de memórias Princípios de operação Conexões CPU-Memória Memórias apenas de leitura
Eletrônica Digital. Memórias Semicondutoras PROF. EDUARDO G. BERTOGNA UTFPR / DAELN
Eletrônica Digital Memórias Semicondutoras PROF. EDUARDO G. BERTOGNA UTFPR / DAELN Memórias Semicondutoras Os circuitos de memória estão presentes em sistemas computacionais como element de armazenamento
Organização e Arquitetura de Computadores I
Organização e Arquitetura de Computadores I Memória Interna Slide 1 Memória Em informática, memória são todos os dispositivos que permitem a um computador guardar dados, temporariamente ou permanentemente.
Flip-Flop. Uma das coisa importantes que se pode fazer com portas booleanas é criar memória.
Uma das coisa importantes que se pode fazer com portas booleanas é criar memória. Se as portas forem dispostas corretamente, elas vão selembrar do valor de entrada. A memória é baseada num conceito de
PSTFC / Chipidea. Introdução
Buffer Introdução Neste capítulo vamos proceder à concepção de um buffer CMOS (esquemático e layout). Para a implementação do mesmo desenhamos o seu esquemático, a partir do qual extraímos a netlist, para
Prof. Adilson Gonzaga
Exemplo de Projeto com Microcontrolador MCS-51 Prof. Adilson Gonzaga Definições Iniciais: Microcontrolador Tamanho da Memória de Programa Interna define o tamanho da Memória de Programa Externa a ser utilizada.
Registradores de Deslocamento e Memórias
Registradores de eslocamento e Memórias Rodrigo Hausen 1 Registradores de deslocamento Exercício 1 Usando flip-flops do tipo, projete uma máquina de estado com duas entradas, (clock) e d (um bit de dado),
Lista de Exercícios 6 Elementos de memória: latches, flip-flops e registradores
Universidade Federal de Itajubá ITI - Instituto de ngenharia de istemas e Tecnologia da Informação LT0 letrônica igital I Lista de xercícios lementos de memória: latches, flip-flops e registradores ) Levante
Marco A. Zanata Alves PROJETOS DIGITAIS E MICROPROCESSADORES 1
PROJETOS DIGITAIS E MICROPROCESSADORES CIRCUITOS SEUENCIAIS Marco A. Zanata Alves PROJETOS DIGITAIS E MICROPROCESSADORES 1 INVERSORES CMOS PROJETOS DIGITAIS E MICROPROCESSADORES 2 INVERSORES CMOS PROJETOS
Capítulo 5 - Flip-Flops e Dispositivos Correlatos
Capítulo 5 - Flip-Flops e Dispositivos Correlatos Introdução: Os circuitos considerados até o momento eram todos circuitos combinacionais, onde a saída é determinada pelos valores presentes nas entradas,
Totem Pole, Coletor Aberto e Tristate
Departamento de Engenharia Elétrica e de Computação - EESC-USP SEL-415 Introdução à Organização dos Computadores Totem Pole, Coletor Aberto e Tristate Aula 2 Profa. Luiza Maria Romeiro Codá Autor: Dr.
Sistemas Digitais Módulo 10 Circuitos Sequenciais: Latches e Flip-Flops
Universidade Federal de Uberlândia Faculdade de Computação Sistemas Digitais Módulo 0 Circuitos Sequenciais: Latches e Flip-Flops Graduação em Sistemas de Informação Disciplina: Sistemas Digitais Prof.
MEMÓRIAS. Sistemas Digitais II Prof. Marcelo Wendling Nov/18
MEMÓRIAS Sistemas Digitais II Prof. Marcelo Wendling Nov/18 1 Definições São blocos que armazenam informações codificadas digitalmente. A localização de uma unidade de dado num arranjo de memória é denominada
LÓGICA DIGITAL CONCEITOS DE CLOCK RELÓGIOS (CLOCK) Prof. Celso Candido ADS / REDES / ENGENHARIA
RELÓGIOS (CLOCK) 1 Em muitos circuitos digitais, a ordem em que os eventos ocorrem é crítica. Às vezes um evento deve preceder outro, ou então dois eventos deverão ocorrer simultaneamente, para as relações
ELD - Eletrônica Digital Aula 11 Introdução à Lógica Programável. Prof. Antonio Heronaldo de Sousa
ELD - Eletrônica Digital Aula 11 Introdução à Lógica Programável Prof. Antonio Heronaldo de Sousa Agenda - Introdução - Lógica Programável - Dispositivos de Lógica Programável - Arranjos Lógicos Programáveis
Introdução. Num micro-processador a informação é guardada em registos. Para isso precisamos de muitos registos, isto é memória em massa
10 Memória v02 Introdução Num micro-processador a informação é guardada em registos Estes são definidos com grupos de FFs tipo D Além da informação precisamos de guardar também as instruções do próprio
Circuitos Seqüenciais Latches e Flip-Flops
UNIVASF Eletrônica Digital I Circuitos Seqüenciais Latches e Flip-Flops Material do professor Rodrigo Ramos (UNIVASF) Circuitos Seqüenciais Circuitos Digitais Combinatório: As saídas, em qualquer instante,
Fundamentos de Sistemas Digitais. Lógica Sequencial. Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno
Fundamentos de Sistemas Digitais Lógica Sequencial Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno 2 Referências Sugiro estudarem nesta ordem de preferência: Floyd, Cap 7 até 7.4, 9, 10. Não tem
Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica NOT.
Fig. 1 Tempos de propagação e de transição de nível lógico de uma porta lógica NOT. 0 Fig. 2 Pontos críticos na característica de transferência v o (v i ) de um inversor genérico. 1 Fig. 3 Tecnologia de
Biestáveis R S, J K e D
Circuitos Lógicos Biestáveis R S, J K e D Prof.: Daniel D. Silveira Horário: 4a.f e 6a.f de 10h às 12h 1 Flip Flop Elemento de memória implementado a partir de portas lógicas A maioria das entradas precisa
Circuitos Sequenciais
ircuitos Sequenciais! ircuitos Sequenciais ircuitos em que há uma realimentação da saída para a entrada, denominada estado interno. As condições atuais da entrada e do estado interno determinem a condição
Universidade Federal do ABC
Universidade Federal do ABC Eletrônica Digital Aula 13: Dispositivos de Memória TOCCI, Sistemas Digitais, Sec. 12.1 12.9 http://sites.google.com/site/eletdigi/ Dispositivos de Memória Memórias conhecidas
Universidade de São Paulo
Universidade de São Paulo Organização de Computadores Dr. Jorge Luiz e Silva Cap 2 Memória Secundária Memória Principal Memória Secundária - Armazenam informações que precisam ser transferidas para a Memória
ELETRÔNICA DIGITAL II
ELETRÔNICA DIGITAL II Parte 7 Armazenamento e Memória Digital Professor Dr. Michael Klug 1 Definição Dispositivo capaz de armazenar informação Capacitor (transistor+capacitor), flip-flop, registradores
Memórias. Memórias: Utilização:
1 : São dispositivos que armazenam informações codificadas digitalmente que podem representar números, letras, caracteres quaisquer, comandos de operações, endereços ou ainda qualquer outro tipo de dado.
Célula básica de memória - Notas de aula abril/2012
22 - Célula básica de memória - Notas de aula abril/22 Célula básica de Memória A Unidade Central de Processamento (CPU) é o componente fundamental dos sistemas computadorizados. Um de seus dispositivos
Faculdade de Computação Curso de Sistemas de Informação Sistemas Digitais Lista 3 Prof. Dr. Daniel A. Furtado
Faculdade de Computação Curso de Sistemas de Informação Sistemas Digitais Lista 3 Prof. Dr. Daniel A. Furtado Circuitos Aritméticos 1. Construa a tabela verdade de um somador completo (FA) de um bit e
Memória Interna. Prof. Leonardo Barreto Campos 1
Memória Interna Prof. Leonardo Barreto Campos 1 Sumário Introdução; Sistema de Memória de Computadores; Hierarquia de Memória; Memória Principal de Semicondutores; Memória Cache; Organizações das Memórias
UNIVERSIDADE FEDERAL DO PARANÁ
UNIVERSIDADE FEDERAL DO PARANÁ CURSO DE ENGENHARIA ELÉTRICA PROJETO DE CIRCUITOS INTEGRADOS DIGITAIS PLL PHASE LOCKED LOOP CURITIBA 2011 PEDRO NEY STROSKI POLYANA CAMARGO DE LACERDA ROMULO PRADO PLL PHASE
ELD - Eletrônica Digital Aula 6 Circuitos Sequenciais Latches e Flip-Flops. Prof. Antonio Heronaldo de Sousa
ELD - Eletrônica Digital Aula 6 Circuitos Sequenciais Latches e Flip-Flops Prof. Antonio Heronaldo de Sousa Agenda - Circuitos Sequenciais - Conceitos - Conceito e circuitos de Latch RS - Aplicações do
Capítulo VII Elementos de Memória
Capítulo VII Elementos de Memória 1 Introdução Neste capítulo estudaremos dispositivos lógicos com dois estados estáveis, o estado SET e o estado RESET. Por isto, tais dispositivos são denominados dispositivos
Dispositivo Lógico Programável(PLD)
Dispositivo Lógico Programável(PLD) Para reduzir o número de CI's(Circuitos Integrados) a serem usados num projeto digital, é necessário colocar mais funções em um mesmo chip. Isso tem sido feito com evolução
DADOS DO COMPONENTE CURRICULAR
PLANO DE ENSINO DADOS DO COMPONENTE CURRICULAR Nome do Componente Curricular: Sistemas Digitais Curso: Técnico Integrado de Nível Médio em Informática Série/Período: 1º ano Carga Horária: 2 a/s - 80 h/a
Microeletrônica. Germano Maioli Penello.
Microeletrônica Germano Maioli Penello http://www.lee.eng.uerj.br/~germano/microeletronica%20_%202015-1.html Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 17 1 Modelos para projetos digitais
Banco de Registradores e ULA
Banco de Registradores e ULA Versão 2015 RESUMO Esta experiência tem como objetivo o desenvolvimento de um banco de registradores contendo 8 registradores de 4 bits cada. Este circuito deve armazenar um
Painel Luminoso com LEDs
Painel Luminoso com LEDs Versão 2007 RESUMO Esta experiência consiste no projeto e na implementação do circuito de controle de um painel luminoso composto por LEDs (diodos emissores de luz). Através da
Latches e Flip-Flops. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva
Latches e Flip-Flops Circuitos Lógicos DCC-IM/UFRJ Prof. Gabriel P. Silva Diagrama Geral de um Sistema Digital Latch com Portas NOR Diagrama de Tempos Latch com Portas NOR Gated Latch c/ portas NOR R R
Microeletrônica. Prof. Fernando Massa Fernandes. https://www.fermassa.com/microeletrônica.php. Sala 5017 E
Microeletrônica Prof. Fernando Massa Fernandes https://www.fermassa.com/microeletrônica.php Sala 5017 E fermassa@lee.uerj.br http://www.lee.eng.uerj.br/~germano/microeletronica_2016-2.html (Prof. Germano
PSTFC / Chipidea. Introdução
Inversor Introdução Neste capítulo vamos proceder à concepção de um inversor CMOS (esquemático e layout). Para a implementação do mesmo desenhamos o seu esquemático, a partir do qual extraímos a netlist,
Banco de Registradores
Banco de Registradores Versão 201 RESUMO Esta experiência tem como objetivo o desenvolvimento de um banco de registradores contendo 8 registradores de bits cada. Este circuito deve armazenar um conjunto
Eletrônica Digital I TE050. Circuitos Seqüenciais
Universidade Federal do Paraná Setor de Tecnologia Departamento de Engenharia Elétrica Eletrônica Digital I TE050 Circuitos Seqüenciais Prof. Lúcio Mauro M. Tonon 1 Circuitos Seqüenciais A grande maioria
Painel Luminoso com LEDs
Painel Luminoso com LEDs Edson T. Midorikawa/2006 RESUMO Esta experiência consiste no projeto e na implementação do circuito de controle de um painel luminoso composto por LEDs (diodos emissores de luz).
Prof. Benito Piropo Da-Rin. Arquitetura, Organização e Hardware de Computadores - Prof. B. Piropo
Prof. Benito Piropo Da-Rin Usadas predominantemente na MP devido às suas características: Permitem acesso apenas através do endereço. Ocupam pouco espaço. Grande quantidade de bits podem ser armazenados
COMPUTADOR. Adão de Melo Neto
COMPUTADOR Adão de Melo Neto 1 COMPUTADOR COMPUTADOR Barramento de Endereços: Determina qual a posição de memória que irá ser lida ou escrita (unidirecional). Barramento de Endereços: Transporta o dados
Eletrônica Digital. Circuitos Lógicos Sequenciais PROF. EDUARDO G. BERTOGNA UTFPR / DAELN
Eletrônica Digital Circuitos Lógicos Sequenciais PROF. EDUARDO G. BERTOGNA UTFPR / DAELN Circuitos Sequenciais vs Combinacionais Os circuitos lógicos combinacionais são aqueles em que suas saídas a qualquer
Organização de Computadores Prof. Alex Vidigal Bastos
Organização de Computadores Prof. Alex Vidigal Bastos PRINCÍPIOS DE OPERAÇÃO DE MEMÓRIA Capacidade: Modo de especificar quantos bits são armazenados em determinado dispositivo ou sistema completo da memória.
SSC0112 Organização de Computadores Digitais I
SSC0112 Organização de Computadores Digitais I 23ª Aula Hierarquia de memória Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br 1 Memória Memória Todo componente capaz de armazenar bits de informação Características
Microeletrônica. Germano Maioli Penello.
Microeletrônica Germano Maioli Penello http://www.lee.eng.uerj.br/~germano/microeletronica%20_%202015-1.html Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 18 1 Modelos para projetos digitais
SUBSISTEMA DE MEMÓRIA FELIPE G. TORRES
Tecnologia da informação e comunicação SUBSISTEMA DE MEMÓRIA FELIPE G. TORRES MEMÓRIA INTERNA OU PRINCIPAL Nos primeiros computadores, a forma mais comum de armazenamento de acesso aleatório para a memória
SISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 3.0 - Português Aula N o 21: Título: Sumário: Memórias Circuitos e tecnologias de memória (RAM estática e dinâmica, ROM); Planos de memória;
1ª Questão (1,0 ponto)
1ª Questão (1,0 ponto) Um procedimento importante para a análise e utilização de circuitos usando amplificador operacional é a análise nodal usando transformada de Laplace. Esta questão tratará deste procedimento.
Usadas para manter os dados e programas a serem acessados diretamente pelo microprocessador.
1 Usadas para manter os dados e programas a serem acessados diretamente pelo microprocessador. Os bits são armazenados em células de memória implementadas em pastilha semicondutora. A identificação das
Sistemas Digitais II MEMÓRIA RAM. Prof. Marlon Henrique Teixeira agosto/2014
Sistemas Digitais II MEMÓRIA RAM Prof. Marlon Henrique Teixeira agosto/2014 Memórias de acesso aleatório Qualquer endereço de memória possui a mesma facilidade de acesso que qualquer outro. As RAMs são
UFAL- Campus Arapiraca- Equipe:Igor Rafael, Matheus Torquato, Onassys Constant, Arthur Erick, Luis Eduardo. LÓGICA SEQUENCIAL
UFAL- Campus Arapiraca- Equipe:Igor Rafael, Matheus Torquato, Onassys Constant, Arthur Erick, Luis Eduardo. LÓGICA SEQUENCIAL Lógica Sequencial Na lógica seqüencial, os sinais de saída são resultados não
COMPUTADOR. Adão de Melo Neto
COMPUTADOR Adão de Melo Neto 1 PROGRAMA É um conjunto de instruções LINGUAGEM BINÁRIA INTRODUÇÃO Os caracteres inteligíveis não são A, B, +, 0, etc., mas apenas zero(0) e um (1). É uma linguagem de comunicação
Capítulo 14. Expandindo as portas de comunicação 8031 com a PPI Interface PPI 8255
Capítulo 14 Expandindo as portas de comunicação 8031 com a PPI 8255 Como discutido ao longo do livro, o 8031 deixa 8 bits para controle genérico de dispositivos. Em situações nas quais se necessita um
Revisão de Circuitos Digitais
Revisão de Circuitos Digitais Adaptações Prof. José Artur Quilici-Gonzalez Elementos de Eletrônica Digital Idoeta e Capuano Embedded System Design Vahid e Givargis Logic and Computer Design undamentals
SSC0112 Organização de Computadores Digitais I
SSC2 Organização de Computadores Digitais I 4ª Aula Revisão de Lógica Digital Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Aula ministrada por Prof. Paulo Sergio Lopes de Souza Revisão de Lógica Digital
LABORATÓRIO DE ELETRÔNICA DIGITAL Experiência 7: Análise de Circuitos Biestáveis
33 1. Objetivo Analisar a operação de circuitos biestáveis: latches e flip-flops tipo RS, JK, T e D. 2. Conceito Um latch ou um flip-flop também são conhecidos como dispositivos biestáveis. Os biestáveis
Fundamentos de hardware. David Déharbe DIMAp UFRN
Fundamentos de hardware David Déharbe DIMAp UFRN david@dimap.ufrn.br Plano da aula Motivação; Terminologia básica; Problemas de potência; Diagramas de temporização; Memórias; Sumário. Motivação Um projetista
PROJETO E SIMULAÇÃO DE CIRCUITO INTEGRADO DEDICADO PARA CONTROLE DE SERVO-MOTORES
PROJETO E SIMULAÇÃO DE CIRCUITO INTEGRADO DEDICADO PARA CONTROLE DE SERVO-MOTORES Lucas Ricken Garcia Universidade Tecnológica Federal do Paraná UTFPR Campus Campo Mourão CM Coordenação de Engenharia Eletrônica
Sistemas Digitais (SD) Memórias
Sistemas Digitais (SD) Memórias Aula Anterior Na aula anterior: Exemplo (Moore) Projecto de circuitos sequenciais baseados em contadores 2 Planeamento SEMANA TEÓRICA 1 TEÓRICA 2 PROBLEMAS/LABORATÓRIO 15/Fev
MEMÓRIAS SEMICONDUTORAS
MEMÓRIAS SEMICONDUTORAS Em um sistema computacional subentende-se memória como qualquer dispositivo capaz de armazenar dados, mesmo temporariamente. Atualmente, os métodos de armazenamento de informação
Microeletrônica. Prof. Fernando Massa Fernandes. Aula 21. Sala 5017 E.
Microeletrônica Aula 21 Prof. Fernando Massa Fernandes Sala 5017 E fernando.fernandes@uerj.br https://www.fermassa.com/microeletronica.php Revisão MOSFET pass gate NMOS é bom para passar sinal lógico 0