Totem Pole, Coletor Aberto e Tristate

Transcrição

1 Departamento de Engenharia Elétrica e de Computação - EESC-USP SEL-415 Introdução à Organização dos Computadores Totem Pole, Coletor Aberto e Tristate Aula 2 Profa. Luiza Maria Romeiro Codá Autor: Dr. Marcelo Andrade da Costa Vieira

2 MODELO DE VON NEUMANN A arquitetura de um computador consiste de 4 partes principais: CPU (ULA + Controle) Memória principal dispositivo de conexão (barramento de dados) dispositivo de entrada/saída. Memória Principal CPU Dispositivos de E/S Barramento 2

3 REVISÃO AULA 1: Os Princípiois de Von Neumann O Conceito Von Neumann: o computador visto como uma Máquina de programa armazenado seqüencialmente executado CPU comunica-se com um dispositivo de cada vez 3

4 Estágio da Saída de Portas Lógicas Há três tipos de circuito de saída usados em portas lógicas : totem pole coletor aberto 3- state 4

5 Funcionamento de uma porta lógica 5

6 Porta NAND TTL (totem pole) 6

7 Porta NAND TTL Saída em 0 7

8 Porta NAND TTL Saída em 1 8

9 Porta NAND TTL estágio de saída (Totem Pole) representado por chaves B A 1 2 U?A 3 Y Na fig. a.1.1, Q1 e Q2 operam em oposição, nas regiões de corte e saturação Na fig. a.1.2 se Q1 ou Q2 estão na saturação, a chave está fechada V B A estágio de entrada Q1 NPN NPN D? DIODE Q2 +5V Y B A estágio de entrada Q1 S? SW SP ST Y Q2 S? S W S P S T Y= 1 se Q1 fechada e Q2 aberta fig. a estágio de saída da porta padrão - configuração totem pole fig. a representação do circuito 9 da fig a.1 por chaves.

10 Ligação de Portas lógicas TTL Necessidade de compartilhamento de duto (fio) Uma saída em alto e outra em baixo conectadas juntas PROBLEMA... ON +5V +5V Q 1A Q 1B X Off... B A Off Q 2A Q 2B ON... C D Porta A -saída Porta B saída

11 Ligação de Portas lógicas TTL Se a saída de A = 1 (alto) Q 1A conduz e Q 2A cortado +5V +5V Se a saída de B = 0 (baixo) Q 1B cortado e Q 2B conduz... ON Q 1A Q 1B Off... Q 2B drenará uma corrente muito alta (representará uma resistência muito baixa comparada a Q 1A )... Off Q 2A X Q 2B ON... DANOS Porta A: estágio de saída Porta B: estágio de saída SOLUÇÃO remover o transistor ativo dos circ. saída (Q 1 ) saída 11 em coletor (dreno) aberto

12 CIRCUITOS DE SAÍDA EM COLETOR (DRENO) ABERTO 12

13 CIRCUITOS DE SAÍDA EM COLETOR ABERTO Resistor de pull up +5V R SAÍDA P CIRCUITO Q Com saída em 0 (baixo) Q conduzindo Com saída em 1 (alto) Q cortado CIRCUITO ABERTO necessidade de R p (Pull-up) 13

14 CIRCUITOS DE SAÍDA EM COLETOR ABERTO Resistor de pull up +5V SAÍDA R P Se Q conduz ( ligado ) S = 0 Se Q cortado ( aberto ) S = 1* CIRCUITO Q Com saída em 0 (baixo) Q conduzindo Com saída em 1 (alto) Q cortado CIRCUITO ABERTO necessidade de R p * sem R p V o seria indeterminada (flutuante) 14

15 CIRCUITOS DE SAÍDA EM COLETOR (DRENO) ABERTO Portas de coletor aberto: são portas cujo estágio de saída tem somente um transistor. Como o coletor do transistor está aberto a porta funcionará corretamente somente quando for conectado um resistor elevador externo, Rext. Essas portas podem ter suas saídas conectadas juntas e ligadas a um resistor comum, cujo valor depende do número de saídas B A estágio de entrada R? Q? NPN Rext +5V fig.a Estágio de saída de uma porta coletor aberto Y B A C D U?A 7401 U?A 7401 Y1 1 Y2 1 R? Rext +5V fig.a Portas NAND, 7401, saída coletor aberto, com saídas Y1 ey2 conectadas 15

16 CIRCUITOS DE SAÍDA EM COLETOR (DRENO) ABERTO +5V Conexão wired AND A 10 K B S = A B C C Se uma ou mais saídas 0 S = 0 (o zero vence ) S = 1 apenas se todas as saídas = 1 Mais lento e maior dissipação de potência do que o TTL normal 16

17 MOSFET(Metal-Óxido-Semicondutor) N-MOS ou P-MOS Circuito Integrado MOS é mais simples e mais barato do que o TTL Não necessita resistores: menor dissipação e potência e maior integração no CI Muito usado em circuitos LSI e VLSI Desvantagem: Mais lento e menos durável que os TTLs 17

18 CMOS (MOS Complementar) CMOS: Complementar (N-MOS e P-MOS ligados juntos) Mais complexo do que o MOS Mais rápido com menor dissipação de potência do que o MOS 18

19 CMOS X TTL 19

20 CIRCUITOS DE SAÍDA EM COLETOR (DRENO) ABERTO EX. DE APLICAÇÕES: Drivers V/40mA 20

21 Saídas 3-State Necessidade também de compartilhamento de duto Característica S em Alto OE é a entrada de controle do 3-state Baixo Alta impedância Porta Inversora com saída 3-state 21

22 Porta Inversora Tri-State E = 1 D2 Aberto Saída: Inversor normal E = 0 D2 Conduz Q2, Q3 e Q4 ficam abertos Saída: Alta impedância 22

23 Saídas 3-State Estágio de saída de uma porta 3-state +5V A estágio de entrada U?A En. fig. a Estágio de saída de uma porta inversora, representado por chaves U?A 7408 U?A Q1 S? Q2 S? Y A U?A S? 1 2 En. A En. U?A Y Y Se En = 0, Q1 e Q2 permanecem abertos e a saída Y fica em alta impedância, estado esse representado pela letra Z. 23

24 Saídas 3-State Saídas de CIs com 3-state podem ser conectadas juntas sem causar problemas à velocidade de chaveamento (mesma velocidade dos TTL comuns) Quando várias portas 3-state são ligadas juntas, apenas uma deve ser habilitada por vez! (pode danificar o dispositivo) 24

25 Porta inversora Tri-State 25

26 Buffers tristate não inversores

27 - Tristate usados para conectar algums sinais a um barramento comum; - Condições para transmitir o sinal B para o barramento. 27

28 Conflito no barramento se não for utilizada portas tristate 28

29 Buffers tristate não inversores Entre os diversos dispositivos de entrada e o Microprocessador (ou microcontrolador) deve ser inserido circuitos tristate para que não ocorra deterioração do sinal no duto 29

30 Símbolo tristate 30

31 Resistor de Pull-up de entrada 10 KW Permite a ligação de teclados, botões, etc.. Não significa entrada em dreno aberto! Alguns microcontroladores têm pull-ups internos para este fim. A 0 31

32 Barramento de dados/endereços duto D0 D7 32

33 Registrador Tristate 33

36 36

37 Barramento bidirecional 37

38 Porta Bidirecional Utilizando Tristate 38

39 Portas de três estados ( 3-state ) /1G 1A 2A 3A 4A U?A 1 2 c. Exemplo de Circuitos U?A 1 2 U?A 1 2 U?A 1 2 U?A 1 2 /1G Yi 0 Ai 1 Z 1Y 2Y 3Y 4Y A1 A2 A8 /DIR 1 2 {ID} 1/2 74LS244 74LS U?A U?A U?A U?A U?A U?A 2 2 U?A U?A 7408 B1 B2 B8 /G /G /DIR operação 0 0 Bi para Ai 0 1 Ai para Bi 1 x Z D1 D2 D8 G OC ff d D CK {Value} ff d D CK {Value} ff d D CK {Value} Q Q Q U?A 1 2 U?A 1 2 U?A 1 2 U?A LS373 Para G= 1 OC Qi 0 Q dos FF 1 Z Q0 Q1 Q8 39

40 NOMENCLATURA E TERMOS ESPECÍFICOS MSB : bit mais significativo LSB : bit menos significativo Duto: Conjunto de bits que tem a mesma função Byte : Conjunto de 8 bits Nible : Conjunto de 4 bits H : Hexadecimal b : Binário Tamanho da palavra : é o nível primário no qual os dígitos binários são agrupados no micro. Programa : é uma seqüência de instruções do microprocessador, armazenada na memória em forma binária, elaborada pelo programador, para que o microprocessador execute determinada tarefa.

41 NOMENCLATURA E TERMOS ESPECÍFICOS (cont.) Duto de Dados: de 8 bits transporta uma informação que pode representar: Código de uma instrução do microprocessador um dado

42 NOMENCLATURA E TERMOS ESPECÍFICOS (cont.) Duto de Endereços: de 16 bits - contém um endereço que indica a localização do dado a ser lido ou gravado.

43 NOMENCLATURA E TERMOS ESPECÍFICOS (cont.) Sinal de Clock: é um sinal digital, gerado por hardware, o qual possui uma freqüência específica dependendo do microprocessador. Obs:Um determinado microprocessador pode ter mais de um clock. Sinal de CS: é um sinal de seleção, ativo em 0 seleciona algum dispositivo (ex: memória)

44 NOMENCLATURA E TERMOS ESPECÍFICOS (cont.) Sinal de RD: é um sinal de leitura, ativo em 0 lê qdo está em nível 0. Sinal de WR: é um sinal de gravação, ativo em 0 grava qdo está em nível 0.

45 Representação de um Microprocessador MICROPROCESSADOR A0-A15 16 Duto de Endereços: de 16 bits(a15-a0) D0-D7 8 Duto de Dados: de 8 bits (D7-D0) /RD /WR 2 Duto de Controle( read(rd) e Write(WR) 45

46 Exemplo de Aplicação Microprocessador com disipositivo de entrada (chaves) MICROPROCESSADOR 16 8 A0-A15 D0-D7 /RD /WR 8 CHAVES /RD OU /CS3 4 4 Interface Paralela de Entrada 1 (3-state) 4 2 /RD /WR 4 Lógica de seleção /CS3 /CS2 /CS1 CHAVES OU /RD 4 Interface Paralela de Entrada 2 (3-state) 46

47 Exemplo de Aplicação: dispositivo de entrada (chaves) ligado ao Microprocessador através de interface (circuito tristate) 47

48 Exemplo de Aplicação Como o microprocessador lê de um conjunto de chaves: o microprocessador gera um endereço que seleciona uma das interfaces que contem o conjunto de chaves do qual se quer ler; O microprocessador gera o sinal de leitura /RD; O sinal de seleção /CS mais o sinal de leitura atuam na entrada de controle da interface de forma a habilitar a passagem dos valores das chaves daquele conjunto, para as saídas Qi, e portanto para o duto de dados. O microprocessador lê essa informação no final do sinal de leitura e guarda-a internamente num dos registradores internos 48

49 up8 Microp. Exemplo de Aplicação: Dispositivos de entrada(chaves) e dispositivos de saída (LEDs) ligados ao microprocessador A0-A15 D0-D7 /RD /WR {Value} ff d D CK Q D2 D3 D4 D5 U?A /RD U?A 1 2 /WR U? D0 D1 D2 D3 D4 D5 D6 D7 OC G 74ALS373 U? AD BC CB D A /G1 /G Q0 2 Q1 5 Q2 6 Q3 9 Q4 12 Q5 15 Q6 16 Q /RD R? D? D? D? D? 1 2 U?A V +5V /RD 1 2 U?A V U? 1A1 1A2 1A3 1A4 2A1 2A2 2A3 2A4 1G 2G 74LS U? D0 D1 D2 D3 D4 D5 D6 D7 OC G 74ALS373 1Y1 18 1Y2 16 1Y3 14 1Y4 12 2Y1 9 2Y2 7 2Y3 5 2Y4 3 Q0 2 Q1 5 Q2 6 Q3 9 Q4 12 Q5 15 Q6 16 Q V D3 D4 D5 D6 4 D1 D2 D3 D4 {Value} 49

50 FIM 50