CIRCUITO PARA VERIFICAÇÃO DE SENHAS

Transcrição

1 IUIT P VEIFIÇÃ E SENHS E.T.M./2002 (adaptação) E.T.M./2003 (revisão e adaptação) ESUM Esta experiência consiste no projeto e na implementação do circuito de controle digital para verificação de códigos de segurança. procedimento de operação deste circuito é bem semelhante ao funcionamento padrão de um cofre ou de um cadeado eletrônico ou mecanismo de senhas. liberação da trava do circuito está condicionada à introdução de uma combinação igual a um código previamente cadastrado. Tentativas de burlar este procedimento devem ser previstas e bloqueadas. everão ser adotadas as técnicas de projeto com circuitos TTL (componentes SSI e MSI) e com lógica programável (PL). 1. ESPEIFIÇÃ FUNINL circuito para verificação de senhas a ser projetado nesta experiência é um circuito simplificado de um sistema completo para uso em segurança de bens ou valores. Pode ser usado para controlar o acesso a depósitos de valores ou documentos sigilosos. mecanismo de acesso é baseado na verificação de uma combinação de segurança. circuito deve possuir dois modos de operação: o Modo de onfiguração e o Modo de Segurança. Estes modos são selecionados através de uma chave no painel de controle. pós a liberação do sistema, as outras chaves do painel ficam ativas. No Modo de onfiguração é feito a programação da combinação de abertura do circuito que consta de 3 dígitos. ada dígito é selecionado a partir de um total de 7 chaves de entrada. Esta combinação deve ficar armazenada na memória do sistema. No Modo de Segurança é inserido um código, também constituído de 3 dígitos. pós a entrada deste código, caso haja coincidência com a senha de abertura programada anteriormente, um sinal deve ser enviado ao controle da trava para este ser aberto. Este sinal será representado através de um LE que deve permanecer aceso enquanto a trava não for aberta. entrada das teclas que compõem a combinação deve ser feita seqüencialmente. pressionamento de uma tecla é simulado através da seleção de uma chave e pressionando-se um botão de entrada de dígito (ENT TEL). Logo, para cada tecla acionada que compõe o código a ser inserido, deve-se selecionar uma chave e posteriormente pressionar o botão de entrada. ntes da execução de cada um dos modos de operação deve-se prever uma inicialização do sistema (ESET). ssim, no modo de configuração, caso seja efetuado o cadastramento de uma senha inválida, será possível o recadastramento da senha com o acionamento do sinal de ESET. Por outro lado, no caso de um código inválido no modo de segurança, seja por erro de digitação, seja por não abrir o cofre, o usuário pode tentar entrar a senha correta, acionando-se o ESET. aso o usuário não fornecer a senha correta, o circuito deve bloquear seu funcionamento e não responder a nenhum acionamento de teclas (ESET, ENT TEL, etc). ircuito para Verificação de Senhas 1

2 2. PJET BÁSI IUIT P VEIFIÇÃ E SENHS projeto básico do circuito para verificação de senhas deve seguir o iagrama de Blocos apresentado na figura 1. s blocos envolvidos são os seguintes: IFI: codifica cada chave de entrada selecionada em um código binário de 3 bits, que indica a chave selecionada. MEMÓI M: armazena a senha cadastrada no Modo de onfiguração. NT: fornece o endereço no qual o código da tecla deverá ser armazenado ou lido da memória. MP: compara cada um dos códigos inseridos no Modo de Segurança com o código correspondente previamente armazenado na memória. LÓGI E NTLE: controla o funcionamento do circuito para verificação de senhas nos Modos de onfiguração e de Segurança. TELS (HVES) I F I ÓIG NT SÍ ENT MEMÓI M ENEEÇ SINIS E NTLE MEMÓI M P = MP NT TEL IN BLQUEI LÓGI E NTLE BLQUE BE M (L2) LK (L1) (L0) (B2) (B1) (H7) ESET ENT TEL NFIG / SEGUNÇ Figura 1. iagrama de Blocos do ircuito para Verificação de Senhas. ircuito para Verificação de Senhas 2

3 2.1. Sinais do ircuito para Verificação de Senhas s sinais do circuito são os apresentados abaixo, classificados como sinais de entrada, sinais de saída e sinal de controle interno. NÃ SEÁ PEMITI MUNÇ E QULQUE UM ESTES SINIS E NEM SEU NÍVEL LÓGI. QULQUE MUNÇ IMPLIÁ EM UM PENLIZÇÃ. a) Sinais de Entrada: TELS (H0 a H6) chaves que correspondem às teclas de senha. NFIG /SEGUNÇ (H7) seleciona o modo de operação do circuito (0 = modo de configuração e 1 = modo de segurança). ENT TEL (B1) dispara o processo de entrada do código da chave selecionada (com um pulso em nível alto). Sem o pressionamento deste botão o código da chave não é processado. ESET (B2) inicialização do sistema em cada um dos modos de operação (pulso em nível alto). LK sinal do gerador externo para sincronismo do controle. b) Sinais de Saída: M (LE 0) indica o modo de operação do circuito (0 = modo de configuração e 1 = modo de segurança) BE (LE 1) quando em nível zero indica a abertura do circuito. TV (LE 2) indica que o circuito está travado/bloqueado. c) Sinais de ontrole Internos: TEL IN sinal auxiliar que indica a seleção de uma chave de entrada. ÓIG código binário de 3 bits da chave selecionada. NT sinal de clock do contador para varredura dos endereços da memória. MP saída do comparador indicando igualdade ou não entre o código cadastrado e o código inserido. SINIS E NTLE MEMÓI utilizados para controle de operações de leitura e gravação de dados na memória. BLQUEI sinal interno que desabilita o teclado. TENÇÃ: Note que exceto o sinal BE, todos os outros são de lógica positiva, ou seja, ativos quando em nível ivisão do ircuito para Verificação de Senhas projeto dos blocos do circuito para verificação de senhas deverá ser realizada como especificado abaixo. s blocos serão divididos em duas partes: PTE I (Fluxo de ados): composta pelos módulos IFI, MEMÓI M, NT e MP; e PTE II (Unidade de ontrole): composta pelo módulo de LÓGI E NTLE. circuito digital da Parte I deverá ser projetada usando-se lógica TTL usual, com componentes SSI e MSI, segundo a metodologia tradicional e a Parte II, com a aplicação de PLs, segundo a metodologia apresentada em (anzini, Horta e Midorikawa, 2002). ircuito para Verificação de Senhas 3

4 3. PTE EXPEIMENTL EPUSP - PS 2308/ LBTÓI IGITL parte experimental desta experiência diz respeito à implementação do circuito verificador de senhas, incluindo a montagem e os testes no painel de montagens experimentais Modificação em Laboratório É importante a compreensão do projeto e do funcionamento do circuito de verificação de senhas, porque o professor irá solicitar a cada aluno a implementação de uma modificação no projeto básico. especificação desta modificação será informada no Laboratório igital. aluno deverá implantar esta modificação no projeto básico, realizar as simulações necessárias e documentar estas modificações no planejamento Montagem, Testes e epuração seguir, o procedimento de montagem, testes e depuração especificado no planejamento deve ser seguido. everá ser demonstrado ao professor o funcionamento de cada circuito montado e, ao final, o circuito final. 4. PLNEJMENT planejamento deve conter BIGTIMENTE os seguintes itens: iagrama Lógico do projeto do módulo fluxo de dados; iagrama SM do projeto do módulo unidade de controle, segundo metodologia com lógica programável; artas de tempo, com a simulação da operação dos blocos e do circuito completo; escrição do circuito de configuração do número de tentativas; Estratégia de montagem e depuração, destacando os blocos funcionais; asos de teste para as várias situações possíveis; Manual de Usuário do ircuito para Verificação de Senhas: texto à parte, descrevendo os procedimentos de configuração e de operação do circuito. 5. VLIÇÃ avaliação do projeto do ofre igital será feita em quatro etapas: 1. Planejamento (2 pontos): documentação do projeto básico e planejamento da parte experimental. 2. Projeto da Modificação (2 pontos): projeto e documentação da modificação solicitada pelo professor. 3. Modo de onfiguração (2 pontos): configuração da senha 4. Modo de Segurança (2 pontos): bloqueio na primeira tentativa errada. 5. Implementação da Modificação (2 pontos): funcionamento do circuito com a modificação solicitada. avaliação de cada etapa será realizada considerando a demonstração do funcionamento do subsistema e a sua apresentação de maneira convincente pelos alunos. ircuito para Verificação de Senhas 4

5 6. BIBLIGFI 1. PS-EPUSP. adeado Eletrônico. postila de PS2308. epartamento de Engenharia de omputação e Sistemas igitais, Escola Politécnica da USP. Edição de PS-EPUSP. ofre igital. postila de PS2308. epartamento de Engenharia de omputação e Sistemas igitais, Escola Politécnica da USP. Edição de NZINI, E.; HT, E.L.;MIIKW, E.T. Projeto de circuitos com MX+PLUS II. postila de PS2308/2355. epartamento de Engenharia de omputação e Sistemas igitais, Escola Politécnica da USP TI,. J. & WIME, N. S. igital Systems: principles and applications. 8 th ed., Prentice-Hall, MTEIL ISPNÍVEL Para o projeto do circuito para verificação de senhas, recomenda-se o uso dos componentes abaixo. ircuitos Integrados TTL (flip-flop tipo ) (comparador de 4 bits) (codificador de prioridade) ou (contadores módulo 16) ou (registradores deslocadores com entrada serial) (memória) - portas lógicas com 2 ou 3 entradas. TENÇÃ: uidado para não utilizar um componente no projeto que não está disponível no laboratório digital. Em caso de dúvida sobre a existência de um determinado componente, procurar um técnico do laboratório na sala Placa MX7-PS, com cabo para interface paralela. 8. EQUIPMENTS NEESSÁIS 1 painel de montagens experimentais. 1 fonte de alimentação fixa, 5V ± 5%, 4. 1 osciloscópio digital. 1 multímetro digital. 1 gerador de pulsos. 1 computador P 486, com 16 MB, H de 1 GB. ircuito para Verificação de Senhas 5