Contadores {pctr_r.doc}

Transcrição

1 Prof V Vargas, IST Contadores 4/7/, Pg /6 Contadores {pctr_r.doc} Preâmbulo: P: CTR DIV 6 Como o denota a mnemónica, CTR DIV 6 (Counter), o circuito figurado vem a ser um Contador de módulo 6: ao ritmo dos impulsos de relógio, conta ciclicamente entre e 5 :,,,...,,,,,... Tal contagem é apresentada nas saídas { 3,,, }; conforme aos valores entre parêntesis [], 3 é a de maior peso, 8, e a de menor peso,. Para o sinal de relógio, CLK, é disponibilizada uma entrada nomeada C4; o contador reage ao flanco ascendente do CLK: repare-se no símbolo ( ) que acompanha a entrada C4. O sufixo 4 significa que todas as entradas com prefixo 4 estão sincronizadas pelo sinal de relógio. Além de contar, o contador viabiliza o reinício da contagem a partir de um valor arbitrário escolhido pelo projectista. Formalmente, diz-se que o contador tem modos de funcionamento {M e M }: quando a entrada M está Low, activa-se M ; caso contrário é activado M. O que M e M significam (contagem ou reinício?) é determinado pelos prefixos de D e de + : M M Modo Funcionamento Low High é feito o carregamento em paralelo do contador vidé notação,4d nas 4 entradas D High Low o conteúdo do contador incrementa (Se G3=High) vidé notação em C4: /,3+ Em ordem a proporcionar o reinício da contagem a partir dum valor arbitrário - não necessariamente, o contador disponibiliza 4 entradas de dados 4D, todas elas sincronizadas pelo CLK: basta aplicar tal valor a essas entradas e provocar um impulso de relógio (com na entrada 4CT). Repare-se que, dessas 4 entradas, apenas a superior se encontra referenciada,4d: subentende-se que as que lhe estão por baixo exibem um comportamento idêntico, não há que repetir a símbólica O contador figurado tem ainda: - uma entrada Enable (denotada por G3); este sufixo 3 significa que todas as entradas/saídas com prefixo 3 funcionam somente se G3 estiver High; em particular, a contagem acontece somente se G3 estiver High, vidé notação C4: /,3+ ; - uma entrada de Reset síncrono (denotada por 4CT=): se estiver High no CLK seguinte, o contador retorna a {} (se a denominação da entrada fosse CT=, então tratar-se-ia de um Reset assíncrono: é o prefixo 4 em 4CT= que indica que o Reset está sincronizado pela entrada de relógio, C4); - uma saída, denotada 3CT=5, que advém High quando o contador atinge o valor limite 5 (), e G3 se encontra High. Parêntesis: M e M não significam dois pinos distintos! O pino é só um - porém com duas designações. Usase M ou M consoante se lhe for aplicado, respectivamente Low ou High. Claro é que, em vez de M ou M, se poderia ter recorrido a, por ex., M e M. Todavia, isso não teria o alcance de M e M: estes nomes, porquanto fazem entrar em jogo os sufixos e, são muito mais informativos. Usando-os nas entradas,4d e em /,3+, fica-se com uma visão clara de qual a finalidade de cada Modo. Sufixos (e prefixos) não estão lá para enfeitar! Assim, antes de tudo há que determinar quais os sufixos/prefixos usados (no caso:,..., 4 ) e interpretá-los! P: CTR DIV 8 CTR DIV 8 significa um Contador de módulo 8: ao ritmo do relógio, conta ciclicamente entre e 7 (Para o entendimento das demais etiquetas, vidé P: o autor dispensa-se de o voltar a repetir...) (Salvo indicação em contrário, neste documento pressupõe-se o uso de lógica positiva, isto é, a correspondência: { Low, High})

2 Prof V Vargas, IST Contadores 4/7/, Pg /6. [T.3,E.7] A partir do circuito em CTR., concretize um contador binário que conte ciclicamente entre 7 e 5. R: O contador pedido encontra-se esquematizado em CTR. Justificação: os dispositivos dados contam ciclicamente entre e 5. Em ordem a contar até, ao menos, 5, há que interligar dois deles, sejam W e E: 6*6 = 56, o que é bastante para cobrir 5. Isso faz-se interligando a saída 3CT=5 de W à entrada G3 de E: só depois de W atingir o fim do ciclo (5) é que E incrementa mais (similar ao que ocorre num vulgar relógio de pulso: somente depois do ponteiro dos segundos perfazer uma volta completa isto é, marcar 59 é que o ponteiro dos minutos avança ); naturalmente, é também preciso ligar a High a entrada G3 de W, que só assim é que é 3CT chega a ser High Depois de o conjunto atingir 5 (em binário: ), deve carregar-se 7 (em binário: ), para que a contagem recomece novamente a partir de 7 Há que ter cuidado, porém que, com as ligações feitas, o bit mais significativo é 7, e o menos significativo é : o contador que roda mais lentamente é E! Em termos práticos, 5 corresponde a W marcar e E marcar, e 7 corresponde a marcarem e, respectivamente. Assim: - aplicam-se, às entradas de dados, os valores e para os carregar em paralelo, quando for caso disso; - aplica-se, em M (de W e E), um valor que é só quando os contadores marcarem e o que na prática se pode lograr com o NAND e o par de ANDs incluídos. (Note-se que no AND-W não é preciso aplicar-lhe (pois que, estando o contador E a, W não chega a exceder ); e no AND-E não é preciso aplicar-lhe 7 (pois E não chega a contar ). O que irá suceder é o seguinte: quando os contadores marcarem e (isto é, 5), e só então, ambos os ANDs se volvem em ; e a saída do NAND advém ; com isso, o modo de ambos os contadores passa a ser M; no impulso CLK seguinte, é feito o carregamento em paralelo, isto é, em vez de os contadores incrementarem, para 6, regressam a 7.. [E.8] Considere o circuito representado na figura CTR.3, no qual é utilizado um contador. Considere como estado inicial ===. ual o ciclo de contagem efectuado por este circuito? R: Justificação: Tratando-se de um contador de 3-bit, só pode assumir valores da gama {,,,,,,, }. O modo M é activado quando =: enquanto = (isto é, enquanto o contador marcar um valor da gama {,,, ]), está activo o modo M. A passagem para = ocorre quando o contador passa a marcar / (após já ter marcado 7/ ). M é então activado o que significa que, no impulso CLK seguinte, será feito o carregamento em paralelo do que se encontrar nas 3 entradas de dados; acontece que, quando o contador marca, o que se encontra nessas entradas de dados é, isto é: 5. Depois de marcar, o contador carregará 5, depois irá incrementando: 6, 7, caso em que voltará de novo a carregar 5 3. [E4.7] A partir do circuito indicado em CTR., concretize um contador BCD que conte ciclicamente entre (BCD) e 99 (BCD). R: CTR.5 esquematiza uma solução. Justificação: os dispositivos dados contam ciclicamente entre e 5 (vidé Preâmbulo P]). Em ordem a contar em BCD, até 99 99, há que: ) forçar o retorno a de cada contador quando for altura de ele progredir para ); isso faz-se com dois ANDs: - um primeiro AND entre 3 do contador W: a sua saída será quando ele marcar (isto é, tiver atingido o valor 9);

3 Prof V Vargas, IST Contadores 4/7/, Pg 3/6 - um segundo AND cuja saída seja quando ambos os contadores marcarem (isto é, tiverem atingido o valor 9); Seguem-se duas tácticas de uso da saída desses ANDs: a. A saída do AND, após complementada, é ligada à entrada M (vidé contador W): ao atingir 9, M advém ; com isso, é activado o Modo M - que corresponde ao carregamento em paralelo do contador; visando o seu retorno a, bastará fixar em as entradas,4d b. A saída do AND é ligada à entrada 4CT= (vidé contador E): ao se atingir 99, essa entrada advém - com o que será feito o reset do contador (é o que significa CT=); ) interligar a saída do AND W à entrada G3 de E: só após o contador W atingir 9 é que E incrementará; naturalmente, é também preciso ligar a High a entrada G3 de W, que só assim é que W incrementa (vidé especificação na entrada CLK: /,3+ 3+) Notas: ) tanto o carregamento em paralelo de (em W) como o reset (em E) são síncronos, só acontecem no impulso de relógio seguinte (quando seria altura de passar a ); ) não deve deixar-se no ar nenhuma entrada usada (dos contadores) daí a fixação da entrada 4CT de W (em ) e M de E (em ). 3) O AND W necessita das entradas 3, mas dispensa as entradas (complementadas) : adiante, apresenta-se o quadro de Karnaugh (das 4 entradas { 3 } para a função que se volve em só quando o contador W marca 9 e se sabe que ele depois não chega nunca a marcar 5 ; aplicando o método de Karnaugh, a expressão simplificada dessa função vem a ser 3. Considerações análogas valem para o AND E. x x x x x x 3 4. [E3.7] A partir do circuito em CTR., concretize um contador binário síncrono que conte ciclicamente entre 4 e 93. R: O contador pedido encontra-se esquematizado em CTR.6. Justificação (vidé Considerandos de [E.7]): os dispositivos dados contam ciclicamente entre e 5. Em ordem a contar até, ao menos, 93, há que interligar dois deles, sejam W e E: 6*6 = 56, o que é bastante para cobrir 93. Isso faz-se interligando a saída 3CT=5 de W à entrada G3 de E: só depois de W atingir o fim do ciclo (5) é que E incrementa mais ; naturalmente, é também preciso ligar a High a entrada G3 de W Depois de o conjunto atingir 93 (em binário: ), deve carregar-se 4 (em binário: ), para que a contagem recomece novamente a partir de 4 Com as ligações feitas, o bit mais significativo é 7, e o menos significativo é : o contador que roda mais lentamente é E! Em termos práticos, 93 corresponde a W marcar e E marcar, e 4 corresponde a marcarem e, respectivamente. Assim: - aplicam-se, nas entradas de dados de W e E, os valores e para os carregar em paralelo, ao se atingir 93 ; - no sentido de assegurar que W passe a marcar (e, não, ), ao atingir-se 93: aplicar, em M (de W), um valor que é só quando os contadores marcarem e o que na prática se pode lograr com o NOT e o AND incluídos; - no sentido de assegurar que E passe a marcar (e, não continue em ), ao atingir-se 93: pode seguirse uma filosofia análoga (ligar a saída do NOT à entrada M de E) ou, como se fez em CTR.6, ligar a saída do AND à entrada 4CT (Reset síncrono), e manter a entrada M/M permanentemente a (neste caso, às entradas de dados de E para carregamento em paralelo não é necessário ser-lhes aplicado )

4 Prof V Vargas, IST Contadores 4/7/, Pg 4/6 (Note-se que no AND não é preciso aplicar-lhe (pois que, estando o contador E a, W não chega a exceder ); e não é preciso aplicar-lhe 7 nem 5 (pois E não chega a contar ). O que irá suceder é o seguinte: quando os contadores marcarem e (isto é, 93), e só então, o AND volve-se em ; e a saída do NOT advém ; com isso, o modo do contador W passa a ser M; no impulso CLK seguinte, é feito o carregamento em paralelo, isto é, em vez de ele incrementar, para, regressa a Considere o circuito CTR. com 3 entradas, A, B, e C. Complete o diagrama temporal CTR., desprezando os tempos de propagação tp HL /tp LH 5.. [T3r.3] Consider3o que inicialmente 3 = = = e =,. 5.. [T3.3] Considere que inicialmente 3 = = = =. R: vidé CTR.a, onde se assinalaram visivelmente todos os instantes em que pode haver alteração do estado do contador e que são os seguintes: {t, t, t 3, t 4, t 5 e t 6 }- isto é: aquando do flanco ascendente do relógio, e aquando do Reset. Adicionalmente, registou-se, para cada um desses instantes, o comportamento do contador Processo mental: - em t, o modo é M=Count (pois nesse instante A=), G4 está enabled (pois nesse instante B=) - com o que o contador incrementa, advém 5 {=}; convém inscrever este valor no diagrama... - em t, o modo é M=Count, G4 continua enabled - com o que o contador incrementa, advém {=}; - em t 3, o modo é M5=Load, G4 está enabled - com o que o contador carrega os valores à entrada, 8 {=}; - em t 4, o modo é M=Count, G4 está enabled - com o que o contador incrementa, advém 9 {=}; - em t 5, força-se o Reset - com o que o contador advém {=}; - em t 6, o modo é M=Count, G4 está disabled - com o que o contador não muda, mantém-se {=}; Enfim, basta completar o diagrama temporal, por conversão dos símbolos lógicos e em níveis L e H. R: vidé CTR.b 6. [E.7] Considere o circuito CTR.3. Admita que ele é inicializado a. ual a subsequente sequência de contagem? R: Justificação. Antes de mais, há que deduzir as expressões das entradas do contador e que vêm a ser as seguintes: D =,D =,D = e D = 3 M = = e R Com elas, poder-se-ão registar numa tabela os eventos à medida que os impulsos de clock se vão sucedendo... E dos valores que as saídas vão tendo, é pacífica a sequência de contagem...

5 Prof V Vargas, IST Contadores 4/7/, Pg 5/6 t t t 3 t 4 t 5 t 6 t 7 3 D D = D D = D D = Reset CT= Load/M Processo mental: Seja t o instante do primeiro clock após a inicialização. Em M está sendo aplicado o valor /Low pelo que o contador incrementa (repare-se na especificação C4/,3+: no modo M, o contador incrementa por cada clock...): passa a marcar. Com o que, em t, se verifica de novo M =, e portanto de novo o contador incrementa: passa a marcar ; Com o que, em t 3, se verifica M =/High; ou seja: agora, o contador irá carregar os valores que então se apresentam ns entradas {D 3,...D }; na prática, passa a marcar 4 ; Com o que, em t 4, se verifica de novo M =, e portanto de novo o contador incrementa: passa a marcar 5 ; Com o que, em t 5, se verifica de novo M =, e portanto de novo o contador incrementa: passa a marcar 6 ; Com o que, em t 6, se verifica M =; ou seja: agora, o contador irá carregar os valores que então se apresentam ns entradas {D 3,...D }; na prática, passa a marcar 3 ; Com o que, em t 7, se verifica Reset=; ou seja: agora, o contador sofre um reset síncrono: regressa a ; 7. [E.8] Determine a frequência máxima de relógio que pode ser utilizada no circuito CTR.3 (não precisa de fazer as contas que envolvam fracções), sabendo que: Os tempos dos contadores são: t hold(ctr) = ns; t setup(ctr) = 5 ns; tp HL(CTR) = tp LH(CTR) = ns Os tempos de propagação de gates são: tp HL(Gate) = tp LH(Gate) = 7 ns. R: f Max = /9* 9 Hz. Justificação: o loop mais demorado entre alguma das saídas { 3... } e alguma das entradas envolve um AND e um NOT; o intervalo de tempo entre dois impulsos de relógio consecutivos não poderá então ser inferior a tp (CTR) +tp (NOT) +tp (AND) +tsetup (CTR) =+7+7+5=9 ns 8. [E.7] Projecte, usando apenas o contador integrado indicado em CTR.9, um circuito que concretize a sequência de estados representada nas formas de onda em CTR. R: vidé CTR.. Justificação: convém, antes de mais, entender o ciclo em CTR. (em lógica positiva): S No estado 8, E deve ser (e no estado S Nos estados 8 e, E deve ser S No estado 8, E deve ser (e no estado S 3 Nos estados 8 e, E 3 deve ser Da análise do ciclo sobressaem três tipos de comportamento: - há casos {6 7 e 7 8} em que o contador incrementa e isso logra-se nos modos M, M 3, vidé,3,+ - há casos {3 e } em que o contador decrementa e isso logra-se nos modos M,M4, vidé,4,- - nos restantes casos {8 3 e 6}: advém um valor não-adjacente e isso logra-se no modo M, vidé,6d

6 Prof V Vargas, IST Contadores 4/7/, Pg 6/6 Convém traduzir estas conclusões em mapas de Karnaugh (de M e M 3 ), vidé adiante - nas células 6 e 7, M = M 3 = - nas células 3 e, M =, M 3 = - nas células 8 e, M =, M 3 qualquer pressupondo respectivamente { } e { } em {E 3,...,E }; - em todas as outras células, M e M 3 são irrelevantes... S S 3 X X X X X X X X X X X X X X X 8 9 X X X X X X X S 3 S M M 3 A subsequente aplicação do método de Karnaugh conduz a: M =S e M 3 =S. Falta determinar a que ligar {E 3,...,E }, para lograr as transições {8 3 e 6}. É possível, é claro, proceder como se fez para M e M 3, a saber: preencher os mapas de Karnaugh de {E 3,...,E } e deduzir as respectivas expressões algébricas... Mas um olhar cuidado permitirá deduzi-las, sem tanto esforço... Em poucas palavras, trata-se de, quando M =, produzir ou. Um relance conclui que há neles algo comum, a saber: o primeiro bit à-esquerda é, e o terceiro bit é, ou seja: basta impor E 3 = e E =... uanto ao segundo bit, ele deve volver-se no estado 8, e no estado - a questão que então se põe vindo a ser esta: a que ligar E, de forma que ele se comporte assim? Olhando para a codificação de ambos os estados, e, é pacífica a conclusão: bastará fazer E =S. O raciocínio é análogo para o quarto bit: a que ligar E, de forma que ele advenha no estado 8, e no estado? Olhando para a codificação de ambos os estados, e, deverá ser pacífica ao leitor a conclusão: bastará fazer E =S 3. CTR. reúne as conclusões feitas; ademais, fixa os pertinentes valores nas entradas CT e G5...