Arquitectura de Computadores (ACom)

Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 5.0 - Português Aula N o 23: Título: Sumário: - II ; memória virtual - caches. 2015/2016 Nuno.Roma@tecnico.ulisboa.pt

Arquitectura de Computadores (ACom) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 1 / 42 Aula Anterior - Na aula anterior... : Memória Paginada Tabela de Páginas Tabela de Páginas Hierárquica Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 2 / 42

Road Map - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 3 / 42 Planeamento - Planeamento Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 4 / 42

Sumário - Hoje: : - Bibliografia: Secção 13.4 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 5 / 42 - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 6 / 42

- : Extensão do espaço de endereçamento: Permite estender o espaço de endereçamento do processador para além da quantidade de memória primária (RAM) instalada no sistema, tomando partido dos dispositivos de memória secundária (discos rígidos); Separação e protecção do espaço de endereçamento: Permite conferir a cada processo em execução um espaço de endereçamento próprio e independente do espaço de endereçamento visto por qualquer outro processo, facilitando a gestão da memória atribuída aos vários processos e garantindo um maior nível de segurança. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 7 / 42 - : Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 8 / 42

- : Extensão do espaço de endereçamento Separação e protecção do espaço de endereçamento Como? Todos os acessos feitos pelo processador à memória são feitos com endereços virtuais, sendo necessário, à posteriori, traduzir estes endereços virtuais para endereços físicos através da: Unidade de Gestão de Memória (UGM) ou Memory Management Unit (MMU) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 9 / 42 - Como o espaço virtual é muito maior do que o espaço físico, nem todas as posições de memória virtuais terão um correspondente endereço físico É necessário fazer um acesso ao disco - local onde se encontra armazenado o espaço de endereçamento virtual que não cabe em memória primária. Problema: Carregamento de uma posição de memória secundária para memória primária é muito pesado... Solução: Carregar logo um bloco de posições de memória! Assim... A memória primária passa a funcionar como que uma cache do espaço de endereçamento virtual... Mas... a taxa de faltas nos acessos a posições de memória virtuais é muito baixa (ex: 0,0001%) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 10 / 42

- Exemplo: t cache = 2ns t RAM = 70ns t disco = 10ms = 10 7 ns p cache p virtual m m = 5% = 0, 0001% = 10 6 Tempo médio de acesso: t acesso = 2 + 0, 05 (70 + 0, 000001 10 7 ) = 6ns Assim... a grande penalidade dos acessos ao disco é diluída pelo baixo número de acessos a ele! Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 11 / 42 Memória Paginada - A memória está dividida em blocos de tamanho fixo, chamados páginas (cada programa utiliza um conjunto de páginas) Em geral, a dim(página) dim(bloco cache), em que 1k < dim(página) < 16k Porquê? Porque a transferência de dados entre a memória secundária e a memória primária incorre numa penalização muito maior (dezenas de ms) do que a transferência entre a memória primária e a cache (dezenas de ns) Page Fault: ocorre sempre que é feito o acesso a um endereço virtual cuja página não se encontra em memória principal O processador comuta para outra tarefa... Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 12 / 42

Memória Paginada - A UGM gere uma Tabela de Páginas que mantém, para cada página, informação sobre: Índice da página virtual Índice da página física Protecção As entradas nesta tabela chamam-se Descritores de Página (page table entry, PTE) Uma página não presente em memória primária tem um descritor de página inválido, causando uma falta de página (page fault) O endereço virtual é interpretado como: índice da página virtual deslocamento Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 13 / 42 Tabela de Páginas - Como as páginas têm a mesma dimensão em ambos os espaços de endereçamento, o deslocamento dentro da página é igual no endereço físico e no endereço virtual: Endereço Virtual: N o de Página Virtual Deslocamento Endereço Físico: N o de Página Física Deslocamento A tradução de endereços virtuais para físicos consiste em traduzir o n o da página virtual para um n o de página física. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 14 / 42

Tabela de Páginas Plana - Tabela de Páginas Plana: Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 15 / 42 Tabela de Páginas Plana - Tabela de Páginas Plana: N o entradas = N o páginas virtuais Cada entrada contém um Descritor de Página: Endereço físico da página; ou Informação que permite localizar a página no disco Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 16 / 42

Tabela de Páginas Plana - Tabela de Páginas Plana: Em caso de page fault, é chamada uma sub-rotina do sistema operativo para copiar a página para memória principal Problema: funciona bem apenas quando o espaço de endereçamento virtual não é muito grande. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 16 / 42 Memória Paginada - Exemplo: Espaço de endereçamento virtual = 4 GBytes (2 32 ) Espaço de endereçamento físico = 256 MBytes (2 28 ) Dimensão da página = 4 kbytes (2 12 ) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 17 / 42

Memória Paginada - Exemplo: Espaço de endereçamento virtual = 4 GBytes (2 32 ) Espaço de endereçamento físico = 256 MBytes (2 28 ) Dimensão da página = 4 kbytes (2 12 ) 2 32 /2 12 = 2 20 páginas virtuais (1M) Tabela de páginas tem de ter 2 20 entradas!!! 2 28 /2 12 = 2 16 páginas físicas Cada entrada tem de guardar 16 bits (2 Bytes) Tabela de páginas ocupa 2 MBytes!!! Utilização muito ineficiente de recursos!!! Tem de estar sempre em memória principal!!! Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 18 / 42 Cache-M.Primária vs M.Primária-M.Secundária - Tal como a cache tem um sub-conjunto das posições da memória primária, a memória primária tem um sub-conjunto das posições da memória virtual: Bloco: página Dimensão: pretende-se grande por ser mais eficiente em termos de acesso ao disco (também diminui dimensão das tabelas de tradução). No entanto, quanto maior for, maior o potencial desperdício (em média, 50% do tamanho da página). Valores típicos são entre 1k e 16k octetos. Onde pode ser colocado um bloco em memória (isto é, associatividade)? Em qualquer lugar da memória completamente associativa Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 19 / 42

Cache-M.Primária vs M.Primária-M.Secundária - Tal como a cache tem um sub-conjunto das posições da memória primária, a memória primária tem um sub-conjunto das posições da memória virtual: Poĺıtica de substituição: LRU (ou aproximação) gerida por software (SO), permitindo maior sofistificação. Eventual problema... Thrashing: Um programa utiliza, de uma forma contínua e intensa, uma quantidade de memória muito superior ao disponível; É necessário enviar continuamente páginas de memória para o disco e vice-versa; O computador passa a maior parte do tempo (às vezes 99%) a gerir o sistema de memória virtual; Aparente bloqueio do sistema! Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 20 / 42 Cache-M.Primária vs M.Primária-M.Secundária - Tal como a cache tem um sub-conjunto das posições da memória primária, a memória primária tem um sub-conjunto das posições da memória virtual: Poĺıtica de escrita: Em geral, do tipo write-back - write-allocate: Implica a utilização de um dirty-bit que indica se essa página foi alterada em memória ou não; Poĺıticas do tipo write-through não são, em geral, realizáveis devido à penalidade demasiado grande no acesso ao disco Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 21 / 42

Dimensão da Tabela de Páginas - Um dos problemas do sistema de paginação é a dimensão da tabela de páginas requerida para a tradução de endereços Esta tem que ser alocada numa região contígua de memória física Exemplo: espaço virtual de 2 32 octetos e páginas de 4k octetos Tabela com 2 21 entradas (2M octetos)!!! SOLUÇÃO: Tabela de Páginas Hierárquica Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 22 / 42 Tabela de Páginas Hierárquica - Uma solução para o problema é realizar a tradução por uma hierarquia de tabelas de tradução Endereço virtual interpretado como: índice nível 1 índice nível 2 índice nível n deslocamento Directório O primeiro nível da tabela de páginas é constituído por uma única tabela, denominada de Directório O directório contém referências para tabelas de nível seguinte que contêm, essas sim, os endereços físicos das páginas Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 23 / 42

Tabela de Páginas Hierárquica - Endereço Virtual: Índice no Directório Índice na Tabela Deslocamento Endereço Físico: N o de Página Física Deslocamento Dois acessos à memória para fazer a tradução: 1. Leitura da entrada na tabela correspondente ao directório; 2. Leitura do endereço físico na tabela de 2 o nível apontada no directório. Vantagens: as tabelas de 2 o nível apenas precisam de estar presentes em memória quando as correspondentes páginas estão a ser utilizadas Desvantagens: o acesso aos dados é um pouco mais lento Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 24 / 42 Tabela de Páginas Hierárquica - Exemplo: Espaço de endereçamento virtual = 4 GBytes (2 32 ) Espaço de endereçamento físico = 256 MBytes (2 28 ) Dimensão da página = 4 kbytes (2 12 ) 12 bits de Deslocamento 20 bits para N o Página Virtual: Índice no directório = 10 bits Índice na tabela = 10 bits Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 25 / 42

Tabela de Páginas Hierárquica - Exemplo (cont.): Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 26 / 42 Tabela de Páginas Hierárquica - Exemplo (cont.): O programa em execução utiliza apenas 6MB, contíguos em memória virtual, a partir do endereço 0000 0000h 6 2 20 /2 12 = 1, 5 2 10 páginas de memória 2 primeiras tabelas de 2 o nível É apenas necessário guardar em memória: Tabela de nível 1 (directório) 2 10 entradas 2 tabelas de nível 2 2 2 10 entradas Como cada entrada corresponde a 16 bits (2 Bytes): É necessário ter em memória 3 2 10 2 = 6 kbytes, em vez dos 2 MBytes necessários quando se utiliza uma tabela plana Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 27 / 42

- Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 28 / 42 Optimização da Tradução de Endereços - Mesmo com uma hierarquia de tabelas de apenas 2 níveis, uma leitura de uma palavra por parte do processador implica 3 acessos à memória! 1. Leitura do descritor no directório Página física da tabela de 2 o nível 2. Leitura do descritor na tabela de 2 o nível Página física onde se encontra a palavra pretendida 3. Leitura da palavra pretendida Melhor caso: 3 hits na cache. Pior caso? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 29 / 42

- : Pequena memória cache que armazena as traduções dos endereços das últimas páginas virtuais acedidas Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 30 / 42 - : Pequena memória cache que armazena as traduções dos endereços das últimas páginas virtuais acedidas Tal como qualquer cache, contém os dados e a etiqueta associada a cada entrada na cache Neste caso, o que são: Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 30 / 42

- : Pequena memória cache que armazena as traduções dos endereços das últimas páginas virtuais acedidas Tal como qualquer cache, contém os dados e a etiqueta associada a cada entrada na cache Neste caso, o que são: Etiqueta? Dados? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 30 / 42 - : Pequena memória cache que armazena as traduções dos endereços das últimas páginas virtuais acedidas Tal como qualquer cache, contém os dados e a etiqueta associada a cada entrada na cache Neste caso, o que são: Etiqueta: índice da página virtual Dados: descritor de página física Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 30 / 42

- : Pequena memória cache que armazena as traduções dos endereços das últimas páginas virtuais acedidas Tal como qualquer cache, contém os dados e a etiqueta associada a cada entrada na cache Neste caso, o que são: Etiqueta: índice da página virtual Dados: descritor de página física Só em caso de falta na TLB é que as tabelas de tradução têm que ser consultadas! Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 30 / 42 - Características da TLB: Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42

- Características da TLB: Dimensão do bloco? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42 - Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42

- Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade: a maior possível (completamente associativa) Poĺıtica de substituição? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42 - Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade: a maior possível (completamente associativa) Poĺıtica de substituição: LRU (aproximação) Poĺıtica de escrita? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42

- Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade: a maior possível (completamente associativa) Poĺıtica de substituição: LRU (aproximação) Poĺıtica de escrita: SÓ leitura! Capacidade? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42 - Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade: a maior possível (completamente associativa) Poĺıtica de substituição: LRU (aproximação) Poĺıtica de escrita: SÓ leitura! Capacidade: muito pequena, tipicamente 8 a 16 entradas (maiores já não serão completamente associativas) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42

- Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade: a maior possível (completamente associativa) Poĺıtica de substituição: LRU (aproximação) Poĺıtica de escrita: SÓ leitura! Capacidade: muito pequena, tipicamente 8 a 16 entradas (maiores já não serão completamente associativas) Taxa de sucesso na TLB muito elevada (> 99%); cada página corresponde a um n o elevado de posições de memória Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42 - Características da TLB: Dimensão do bloco: 1 palavra (1 descritor) Associatividade: a maior possível (completamente associativa) Poĺıtica de substituição: LRU (aproximação) Poĺıtica de escrita: SÓ leitura! Capacidade: muito pequena, tipicamente 8 a 16 entradas (maiores já não serão completamente associativas) Taxa de sucesso na TLB muito elevada (> 99%); cada página corresponde a um n o elevado de posições de memória Arquitectura Harvard: ITLB + DTLB Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 42

Tabela de Páginas Hierárquica - Página Virtual Dados TLB Sucesso TLB Falta TLB Directório Tabela 2o Nível Página Dados Cache Memória Primária Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 32 / 42 - - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 33 / 42

- - Duas possibilidades de interligar a cache com o sistema de memória virtual: Endereçamento das caches com endereços virtuais Endereçamento das caches com endereços físicos Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 34 / 42 - - Duas possibilidades de interligar a cache com o sistema de memória virtual: Endereçamento das caches com endereços virtuais Vantagens: acesso aos dados mais rápido Desvantagens: o seu conteúdo tem de ser invalidado sempre que exista uma alteração do mapeamento de memória virtual Endereçamento das caches com endereços físicos Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 34 / 42

- - Duas possibilidades de interligar a cache com o sistema de memória virtual: Endereçamento das caches com endereços virtuais Endereçamento das caches com endereços físicos Desvantagens: acesso aos dados mais lento Vantagens: existe um mapeamento directo entre os dados que se encontram em cache e os dados que se encontram em memória primária. Em particular, se as páginas de memória se encontrarem alinhadas em endereços múltiplos do tamanho da página, os bits que correspondem ao deslocamento dentro da página não são alterados no processo de tradução. Como? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 34 / 42 Acesso Paralelo Cache-TLB - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 35 / 42

Acesso Paralelo Cache-TLB - Interpretação do endereço virtual por parte da TLB: índice de página virtual deslocamento pv Interpretação do endereço físico por parte da cache: etiqueta índice deslocamento dv ef if df Como paralelizar o acesso? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 36 / 42 Acesso Paralelo Cache-TLB - Interpretação do endereço virtual por parte da TLB: índice de página virtual deslocamento pv Interpretação do endereço físico por parte da cache: etiqueta índice deslocamento dv ef if df Como paralelizar o acesso? O campo deslocamento do endereço virtual não participa na tradução de endereços. Se dv > if+df, o campo índice da cache está contido no deslocamento. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 36 / 42

Acesso Paralelo Cache-TLB - Interpretação do endereço virtual por parte da TLB: índice de página virtual deslocamento pv Interpretação do endereço físico por parte da cache: etiqueta índice deslocamento dv ef if df Como paralelizar o acesso? O campo deslocamento do endereço virtual não participa na tradução de endereços. Se dv > if+df, o campo índice da cache está contido no deslocamento. Leitura da cache em paralelo com teste da TLB Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 36 / 42 Acesso Paralelo Cache-TLB - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 37 / 42

Acesso Paralelo Cache-TLB - Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 38 / 42 Acesso Paralelo Cache-TLB - Cenários possíveis: Sucesso quer na TLB quer na cache Tempo de acesso semelhante ao acesso na cache Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 39 / 42

Acesso Paralelo Cache-TLB - Cenários possíveis: Sucesso quer na TLB quer na cache Tempo de acesso semelhante ao acesso na cache Sucesso na TLB, falta na cache Tempo de acesso semelhante ao acesso à memória primária com falta na cache Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 39 / 42 Acesso Paralelo Cache-TLB - Cenários possíveis: Sucesso quer na TLB quer na cache Tempo de acesso semelhante ao acesso na cache Sucesso na TLB, falta na cache Tempo de acesso semelhante ao acesso à memória primária com falta na cache Falta na TLB Há que esperar por todo o processo de tradução... Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 39 / 42

- Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 40 / 42 - Sistema de Entradas e Saídas: Periféricos & Interfaces Organização dos Periféricos Exemplos de Periféricos Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 41 / 42

Nota de Agradecimento - Agradecimento Algumas páginas desta apresentação foram extraidas de: [1] José Carlos Monteiro, Arquitectura de Computadores, Instituto Superior Técnico (IST), Universidade Técnica de Lisboa, Portugal, 2010. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 42 / 42