Arquitectura de Computadores (ACom)

Documentos relacionados
Arquitectura de Computadores (ACom)

Sistemas de Entrada e Saídas II

Arquitectura de Computadores

INSTITUTO SUPERIOR TÉCNICO. Arquitectura de Computadores (ACom)

Arquitectura de Computadores (ACom)

ET53C - SISTEMAS DIGITAIS

Representação de Dados e Sistemas de Numeração

Arquitectura de Computadores

Interfaces Seriais. Disciplina de Microcontroladores. Prof. Rubão

Sistemas Digitais Representação Digital de Informação

CAPÍTULO 5. Interfaces I 2 C e SPI. Interface I 2 C. Interfaces e Periféricos 37

Modelo de Comunicação

Representação Digital da Informação II

Arquitectura de Computadores (ACom)

Arquitectura de Computadores (ACom)

Circuitos Digitais I. Notas de Aula. Sistemas de Representação. Bases e Códigos. Bases

3. Transmissão de Sinais Digitais Transmissão de bits; Sincronismo. Redes de Comunicações/Computadores I. Secção de Redes de Comunicação de Dados

Sistemas Digitais Representação Digital de Informação

Arquitectura de Computadores (ACom)

Manual de Operação e Configuração

O protocolo SPI. 1 - Introdução. 2 Ligação física

MICROPROCESSADORES. Unidade de Entrada/Saída (I/O) Nuno Cavaco Gomes Horta. Universidade Técnica de Lisboa / Instituto Superior Técnico

CÓDIGOS Código BCD 8421

Retôrno ao Padrão de Fabrica (Restore Default ) Habilitação do Buzzer. Saída da Habilitação sem Salvar. Configuração Através RS232

07/06/2015. Outras características importantes em Microprocessadores/Microcontroladores SEL-433 APLICAÇÕES DE MICROPROCESSADORES I

Circuitos Sequenciais I

Lic. Engenharia Informática

Prof. Adilson Gonzaga

Aula 8. Multiplexadores. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira

Acetatos de apoio às aulas teóricas

Sâmia Rodrigues Gorayeb. Arquitetura de Computadores Unidades de Entrada e Saída

O NÍVEL DE LIGAÇÃO DE DADOS. Nível de ligação de dados Controle de Fuxo Detecção de erros Controle de Erros

SISTEMAS DIGITAIS (SD)

Aula de hoje. Códigos numéricos. Códigos binários. Armazenamento de dados. Armazenamento de dados. Armazenamento de dados

REDES DE COMPUTADORES E A CAMADA FÍSICA

Mestrado Integrado Engª. Informática

Mestr. Integr. Engª. Informática

CODIFICADORES / DECODIFICADORES

Sistemas Digitais (SD) Sistemas de Numeração e Códigos

Mestrado Integrado Engª. Informática

Arquitectura de Computadores (ACom)

Comunicação de Dados. Comunicação de Dados

de erros Exercícios E S T i G

Nível de Enlace. Nível de Enlace. Serviços. Serviços oferecidos os nível de rede

Comunicação de Dados e Teleprocessamento. Estrutura de um Rede de Comunicações. Tarefas realizadas pelo sistema de comunicação

Leitor de Código de Barras. Guia de configuração

Arquitectura de Computadores MEEC (2013/14 2º Sem.)

Arquitectura de Computadores MEEC (2013/14 2º Sem.)

SISTEMAS DIGITAIS (SD)

Sistemas Embebidos I , Tiago Miguel Dias ISEL, ADEETC - Secção de Eletrónica e Telecomunicações e de Computadores

SEBENTA INTRODUÇÃO Á ALGORITMIA

SISTEMAS DIGITAIS (SD)

Trabalho Prático Nº3 Porta Paralela

SISTEMAS DIGITAIS (SD)

Redes Industriais. Carlos Roberto da Silva Filho, M. Eng.

Lista de Exercícios. Camada de Enlace de Dados

Nível de Enlace. Nível de Enlace. Serviços. Serviços. Serviços. Serviços. Serviços oferecidos os nível de rede

Arquitectura de Computadores (ACom)

BARRAMENTOS. Adão de Melo Neto

Arquitectura de Computadores (ACom)

Microcontroladores e Interfaces

BARRAMENTOS E INTERFACES DE COMUNICAÇÃO SÉRIE

Barramentos e interfaces de comunicação Arquitetura e Organização de Computadores Curso de Análise e Desenvolvimento de Sistemas

Protocolo de Enlace de Dados

Camada de Enlace de Dados

Comunicação Serial PIC16F877A. Leandro Resende Mattioli. Centro Federal de Educação Tecnológica de Minas Gerais Unidade Araxá

Porta Série SÉRIE x PARALELO PORTA SÉRIE. Comunicação série SÉRIE PARALELA

Modbus, Profibus, Devicenet. Prof. Regis Isael

SISTEMAS DIGITAIS (SD)

Arquitectura de Computadores (ACom)

Compilação da linguagem Panda

Conceitos de Comunicação Serial Assíncrona

Prof. Dr. Rafael Traldi Moura Escola Politécnica da Universidade de São Paulo Departamento de Engenharia Mecatrônica e de Sistemas Mecânicos

Sistema Digitais. Bacharelado de Informática UEM DIN - Prof. Elvio 2016

Arquitectura de Computadores (ACom)

Sistemas Digitais (SD)

Códigos, Portas Lógicas e Comportamento Elétrico

Marcio Marcos Machado Junior. Professor orientador: Sérgio Stringari

BARRAMENTOS. Adão de Melo Neto

Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Definições

SEL 337 Aplicação de Microprocessadores II

Circuitos Digitais I. Notas de Aula. Sistemas de Representação. Bases e Códigos. Bases. É importante representar valores das informações que desejamos

Arquitectura de Computadores

Sistema Digitais. Bacharelado de Informática UEM DIN - Prof. Elvio 2017

Faculdade Integrada do Ceará FIC Graduação em Redes de Computadores

Transmissão de dados. Curso Profissional Técnico de Gestão e Programação de Sistemas Informáticos

Introdução à Arquitetura de Computadores

PCS-2529 Introdução aos Processadores. Prof. Dr. Paulo Sérgio Cugnasca

Redes de Computadores. Prof. André Y. Kusumoto

Chips Processadores (2) Nível da Lógica Digital (Aula 9) Barramentos. Chips Processadores (3)

Nível da Lógica Digital. Barramentos. (Aula 9) Roberta Lima Gomes - LPRM/DI/UFES Sistemas de Programação I Eng. Elétrica 2007/2

Codificação e transmissão de sinais digitais em banda básica

Organização de Computadores

MANUAL COMUNICAÇÃO SERIAL SERVOCONVERSOR CA SÉRIE SCA -04 SOFTWARE : V3.XX REVISÃO: 05/2001

Microprocessadores. Sistemas de Entrada / Saída

Prof. Samuel Henrique Bucke Brito

Tiago Guedes 10º 13ª

Conceitos básicos de comunicação. Prof. Marciano dos Santos Dionizio

Transcrição:

Arquitectura de Computadores (ACom) MEAer Acetatos das Aulas Teóricas Versão 5.0 - Português Aula N o 25: Título: Sumário: Comunicação entre Processadores ; ; Comunicação Série (Barramentos SPI e I2C); (Norma RS-232). 2015/2016 Nuno.Roma@tecnico.ulisboa.pt

Arquitectura de Computadores (ACom) Comunicação entre Processadores Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 1 / 55 Aula Anterior Na aula anterior... Sistema de Entradas e Saídas: Periféricos & Interfaces Organização dos Periféricos Exemplos de Periféricos Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 2 / 55

Road Map Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 3 / 55 Planeamento Planeamento Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 4 / 55

Sumário Hoje: Barramento SPI Barramento I2C Norma RS-232 Bibliografia: Secções 14.4 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 5 / 55 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 6 / 55

e Paralela Comunicação Paralela: vários bit são enviados simultaneamente. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 7 / 55 e Paralela Comunicação Paralela: vários bit são enviados simultaneamente. : apenas um bit é enviado de cada vez. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 7 / 55

e Paralela Comunicação Paralela: vários bit são enviados simultaneamente. : apenas um bit é enviado de cada vez. Vantagens da comunicação série face à comunicação paralela: Mais barato! Permite ligação através de redes de comunicação existentes (ex. rede telefónica) Evita problemas de sincronização entre as diferentes linhas de dados Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 7 / 55 Comunicação Paralela EXEMPLO: Periférico de entrada constituído por um conjunto de interruptores A entrada de dados faz-se através de uma instrução de entrada de dados (IN) dirigida ao porto ligado aos interruptores Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 8 / 55

Comunicação Paralela EXEMPLO: Periférico de saída constituído por um conjunto de LEDs A saída de dados faz-se através de uma instrução de saída de dados (OUT) dirigida ao porto ligado aos LEDs Necessidade de um registo de saída Porquê? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 9 / 55 Comunicação Paralela Exemplo: ligação a um conversor digital/analógico (D/A) e a um conversor analógico/digital (A/D) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 10 / 55

: apenas um bit é enviado de cada vez; Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 11 / 55 : apenas um bit é enviado de cada vez; Interface estruturada em torno de um registo de deslocamento: Registo de carregamento paralelo, saída série Registo de carregamento série, saída paralela Tipicamente, começa-se pelo bit mais significativo. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 11 / 55

Sentido da Comunicação Três tipos de ligação: Simplex - Quando a comunicação se faz apenas numa direcção; Half-Duplex - Quando a comunicação se realiza nos dois sentidos, mas não simultaneamente; Full-Duplex - Quando a comunicação se realiza nos dois sentidos e em simultâneo. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 12 / 55 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 13 / 55

: permite coordenar a transferência de informação, garantindo que: A entidade que recebe informação é sinalizada de que a entidade que a envia tem informação disponível no barramento de interligação; A entidade que envia recebe uma confirmação expĺıcita de que essa informação foi recebida. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 14 / 55 Tipo de interface: - não existe transferência de um sinal de relógio entre a interface e o periférico; - duas alternativas: existe um relógio comum à interface e ao periférico; é possível inferir o sinal de relógio a partir dos bits de dados recebidos pelo receptor. Exemplo: codificação de Manchester Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 15 / 55

por Impulso Comunicação assíncrona comandada pelo emissor: Dados DOUTVAL 1 2 3 4 1. dados são escritos no registo; 2. a escrita é assinalada ao periférico; 3. o periférico guarda a palavra e fica a aguardar nova escrita; 4. o ciclo recomeça. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 16 / 55 por Impulso Comunicação assíncrona comandada pelo receptor: Dados SendData 1 2 3 4 1. o destinatário dos dados pede que eles sejam enviados; 2. a fonte dos dados coloca-os no barramento; 3. o destinatário assumiu que os dados estavam presentes e armazenou-os; 4. o ciclo recomeça. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 17 / 55

por Impulso Comandado pelo emissor: Dados DOUTVAL 1 2 3 4 Comandado pelo receptor: Dados SendData 1 2 3 4 Problema: tem de haver um conhecimento impĺıcito das temporizações dos interlocutores Não há nenhuma confirmação expĺıcita de que a comunicação se realizou com êxito. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 18 / 55 por Handshake Na sincronização por impulso tem de haver, impĺıcito nas interfaces, um conhecimento das temporizações dos interlocutores Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 19 / 55

por Handshake Na sincronização por impulso tem de haver, impĺıcito nas interfaces, um conhecimento das temporizações dos interlocutores Problema: Em algumas aplicações é impossível ter esse conhecimento porque não se conhece as características temporais do periférico a que uma interface pode ser ligada Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 19 / 55 por Handshake Na sincronização por impulso tem de haver, impĺıcito nas interfaces, um conhecimento das temporizações dos interlocutores Problema: Em algumas aplicações é impossível ter esse conhecimento porque não se conhece as características temporais do periférico a que uma interface pode ser ligada Solução: tem de existir, na comunicação entre a interface e o periférico, não só a indicação da entidade geradora de dados que estes se encontram disponíveis, mas também, por parte da entidade destinatária, a indicação de que os dados foram recebidos Protocolos de Handshake Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 19 / 55

por Handshake Protocolos de Handshake: A entidade geradora de dados sinaliza que os dados estão disponíveis (DADVAL); A entidade receptora sinaliza que os dados foram aceites (ACK). A sinalização pode ser feita quer por impulsos quer por mudanças de nível de uma linha Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 20 / 55 por Handshake Handshake Simples: Dados a enviar Dados a enviar Dados DADVAL ACK 1 2 3 4 5 6 7 1. os dados a enviar são colocados no barramento; 2. o emissor muda o nível da linha DADVAL; 3. a entidade receptora reconhece a recepção, alterando o nível da linha ACK 5-7. o ciclo repete-se. São as transições de nível da linha que suportam o protocolo. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 21 / 55

por Handshake Handshake Duplo Para além da capacidade de dar à entidade geradora de dados a confirmação de que a entidade receptora recebeu os dados, garante-se ainda que a entidade receptora é sinalizada de que a entidade emissora recebeu aquela confirmação Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 22 / 55 por Handshake Handshake Duplo, comandado pelo emissor: Dados DADVAL ACK Dados a enviar 1 2 3 4 1. os dados são disponibilizados; 2. o emissor muda o nível da linha DADVAL; 3. a entidade receptora reconhece a recepção, alterando o nível da linha ACK; 4. a entidade emissora pode, a partir de agora, desactivar a linha DADVAL, indicando ao receptor que tomou conhecimento da sua confirmação; 5. o receptor responde, desactivando a linha ACK, terminando o ciclo e repondo a situação inicial. 5 6 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 23 / 55

por Handshake Handshake Duplo, comandado pelo receptor: Dados DADVAL PEDDAD Dados a r eceber 1 2 3 4 5 6 1. a entidade receptora inicia o ciclo, pedindo dados à entidade emissora activando a linha PEDDAD 2. a entidade emissora coloca dados válidos no barramento; 3. a entidade emissora activa a linha DADVAL, avisando o receptor; 4. a entidade receptora terminou a leitura dos dados e informa o emissor que já não precisa deles; 5. a entidade emissora confirma, desactivando a linha que indicava que os dados estavam válidos; 6. o emissor pode retirar os dados do barramento. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 24 / 55 Interfaces s Os protocolos de handshake descritos permitem a utilização fiável de uma interface assíncrona (sem relógio): Protocolos assíncronos adaptam-se naturalmente à velocidade dos periféricos Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 25 / 55

Interfaces s Os protocolos de handshake descritos permitem a utilização fiável de uma interface assíncrona (sem relógio): Protocolos assíncronos adaptam-se naturalmente à velocidade dos periféricos Numa comunicação síncrona, o sinal de relógio tem que ser enviado juntamente com os dados: Protocolos síncronos são mais simples de usar do ponto de vista externo, mas do lado da interface há o problema de conciliar velocidades de relógio diferentes entre o processador e o periférico Protocolos síncronos têm a velocidade limitada pelo clock skew: possível adiantamento ou atraso do sinal de relógio Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 25 / 55 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 26 / 55

Comunicação : o emissor e o receptor estão síncronos através do mesmo sinal de relógio Não há escorregamento da amostragem Como? Relógio transmitido por uma linha própria É transmitida informação adicional (junto com os dados) que permite a reconstrução precisa do relógio no receptor Vantagens: pode transmitir-se informação de forma contínua (sem a necessidade de períodos de guarda) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 27 / 55 Protocolos de Comunicação: regem a forma como a transmissão de dados é feita (endereçamento, detecção do estado de repouso, etc.) Protocolos orientados ao bit - não há a noção de caracter; Protocolos orientados ao caracter - assume-se que a informação útil é constituída por um texto (ex: ASCII) e por alguns caracteres de controlo. 1 carácter... SYN SOH Cabeçalho STX Texto ETX BCC SYN... h caracteres t caracteres Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 28 / 55

Código ASCII b 6 b 5 b 4 000 001 010 011 100 101 110 111 b 3 b 2 b 1 b 0 0000 NUL DLE SP 0 @ P p 0001 STH DC1! 1 A Q a q 0010 STX DC2 2 B R b r 0011 ETX DC3 # 3 C S c s 0100 EOT DC4 $ 4 D T d t 0101 ENQ NAK % 5 E U e u 0110 ACK SYN & 6 F V f v 0111 BEL ETB 7 G W g w 1000 BS CAN ( 8 H X h x 1001 HT EM ) 9 I Y i y 1010 LF SUB : J Z j z 1011 VT ESC + ; K [ k { 1100 FF FS, < L \ l 1101 CR GS = M ] m } 1110 SO RS. > N ˆ n 1111 SI US /? O o DEL Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 29 / 55 Protocolo orientado ao caracter: 1 carácter... SYN SOH Cabeçalho STX Texto ETX BCC SYN... h caracteres t caracteres SYN (synchronization) - enviado na ausência de dados SOH (start of header) STX (start of text) ETX (end of text) BCC (block check character) - detecção de erros de transmissão Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 30 / 55

Protocolo orientado ao caracter: 1 carácter... SYN SOH Cabeçalho STX Texto ETX BCC SYN... h caracteres t caracteres SYN (synchronization) - enviado na ausência de dados SOH (start of header) STX (start of text) ETX (end of text) BCC (block check character) - detecção de erros de transmissão Problema: como se envia informação não textual (ex: fotografia, programas, etc.)? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 30 / 55 Protocolo orientado ao bit: não há a noção de caracter: Quando não há informação útil a transmitir, a entidade emissora transmite continuamente uma sequência de bits chamada flag (ex: 01111110) Quando surgem dados para transmitir, transmite-se um cabeçalho (comprimento fixo), o corpo de dados, um bloco de verificação de erros (CRC) e a sequência de flag 1 octeto... Flag Cabeçalho Informação CRC Flag... Flag: 01111110 h bits n bits 2 octetos Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 31 / 55

Protocolo orientado ao bit: 1 octeto... Flag Cabeçalho Informação CRC Flag... h bits n bits 2 octetos Flag: 01111110 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 32 / 55 Protocolo orientado ao bit: 1 octeto... Flag Cabeçalho Informação CRC Flag... h bits n bits 2 octetos Flag: 01111110 E se os dados incluirem um padrão igual à flag? Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 32 / 55

Protocolo orientado ao bit: 1 octeto... Flag Cabeçalho Informação CRC Flag... h bits n bits 2 octetos Flag: 01111110 E se os dados incluirem um padrão igual à flag? Bit Stuffing: No emissor: inserir um 0 a seguir a todas as sequências de 5 uns. No receptor: após 5 uns, se o bit que chega for 0, ignorar, caso contrário detecção da flag. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 32 / 55 Protocolo orientado ao bit - Exemplos: Sequência a transmitir: 01010011010111111111110110101 Sequência transmitida: Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 33 / 55

Protocolo orientado ao bit - Exemplos: Sequência a transmitir: 01010011010111111111110110101 Sequência transmitida: 01111110010100110101111101111101011010101111110 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 33 / 55 Exemplos de barramentos série síncronos adoptados em sistemas embebidos: SPI - Serial Peripheral Interface Bus I2C - Inter-Integrated Circuit Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 34 / 55

Barramento SPI Apenas 4 linhas de comunicação: SCLK - Serial Clock: sinal de relógio enviado do master para todos os slaves - todos os sinais do barramento são síncronos com este relógio; SSn - Slave Select: utilizado para seleccionar qual dos slaves será o receptor; MOSI - Master Out - Slave In: linha de dados (1-bit) do master para o slave; MISO - Master In - Slave Out: linha de dados (1-bit) do slave para o master. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 35 / 55 Barramento SPI Um único master, que inicia a comunicação com os slaves: Selecciona o slave, através da linha SSn (a LOW); Gera o sinal de relógio, de acordo com as especificações de ambos; A comunicação é full-duplex, utilizando as linhas MOSI e MISO. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 36 / 55

Barramento SPI Linhas de dados mudam no flanco descendente do relógio e são amostradas no flanco ascendente; Não há: ritmo máximo definido ou mecanismos de acknowledgment - parâmetros ajustados a cada aplicação; Protocolo: pode ser orientado ao bit ou ao caracter. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 37 / 55 Barramento I2C Barramento I2C: Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 38 / 55

Barramento I2C Barramento multi-master, com funcionamento half-duplex, implementado com apenas 2 linhas: SDA - Serial Data; SCL - Serial Clock. Não há qualquer linha para selecção do receptor: podem ligar-se um número arbitrário de masters/slaves, através de um esquema de endereçamento; Todo o protocolo é implementado na linha de dados SDA: Exemplos: Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 39 / 55 Barramento I2C Acesso ao barramento: Condição START: o master coloca a linha SDA a LOW, colocando depois a linha de relógio a LOW. Esta condição faz com que todos os dispositivos ligados ao barramento passem a ler os valores que aí serão colocados. Condição STOP: enviada para o barramento apenas após o final da mensagem. O master começa por libertar a linha SCL (colocando-a a HIGH) e liberta depois a linha SDA. A partir desse instante o barramento fica livre e outros dispositivos podem voltar a tentar adquirir o domínio do mesmo. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 40 / 55

Barramento I2C O que acontece se 2 dispositivos tentarem colocar informação (em simultâneo) nas linhas SDA/SCL? Devido à forma como o barramento é implementado, caso mais do que um nível lógico (HIGH ou LOW) seja colocado na linha, o valor que prevalece será o LOW; Quando escrevem na linha SDA, todos os candidatos a master verificam se o valor que fica na linha é o mesmo que eles pretendem escrever; Em caso de divergência de valores (i.e.: escreveu HIGH mas ficou LOW na linha), significa que houve uma colisão e que outro dispositivo ganhou a posse do barramento (tornou-se o master activo); Todos os outros deixam de tentar escrever no barramento, passando a ser slaves. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 41 / 55 Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 42 / 55

: Baixa complexidade Não é transmitido qualquer sinal de relógio Possível graças à existência de um relógio (interno) do lado do emissor e do lado do receptor com frequências tão próximas quanto possível Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 43 / 55 : Baixa complexidade Não é transmitido qualquer sinal de relógio Possível graças à existência de um relógio (interno) do lado do emissor e do lado do receptor com frequências tão próximas quanto possível O receptor, usando o relógio local, vai amostrar o nível da linha em intervalos sucessivos, separados pela duração do bit Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 43 / 55

Problema: quando os 2 relógios não são exactamente iguais, ao fim de alguns bits corre-se o risco de que um dos bits recebidos não seja lido ou seja lido duas vezes: Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 44 / 55 Problema: quando os 2 relógios não são exactamente iguais, ao fim de alguns bits corre-se o risco de que um dos bits recebidos não seja lido ou seja lido duas vezes: o n o de bits a enviar de cada vez deve ser reduzido (ex: um caracter de cada vez) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 44 / 55

Problema: quando os 2 relógios não são exactamente iguais, ao fim de alguns bits corre-se o risco de que um dos bits recebidos não seja lido ou seja lido duas vezes: o n o de bits a enviar de cada vez deve ser reduzido (ex: um caracter de cada vez) Problema: como se distinguem os bits de uma nova sequência? ao nível do caracter Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 44 / 55 Exemplos de normas de comunicação série assíncrona adoptadas em sistemas embebidos: RS-232 RS-485, etc Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 45 / 55

Exemplos de normas de comunicação série assíncrona adoptadas em sistemas embebidos: RS-232 RS-485, etc Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 46 / 55 Norma RS-232 Especificações: Níveis de tensão: LOW: +3 V... +15 V HIGH: -3 V... -15 V (pode necessitar de conversores para ligar às saídas dos processadores) Distância máx.: 15m Ritmo de transmissão máx.: 100 kbps Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 47 / 55

Norma RS-232 Pontos de amostragem Bit de arranque Duração de um bit Bits de informação Bit de paridade Aqui pode iniciar-se outra transmissão Bits de guarda 1. A linha de transmissão permanece no nível H quando não estão a ser transmitidos dados; 2. Quando surgem dados para transmissão, a linha passa obrigatoriamente para o nível oposto (L) Bit de Arranque ou Start Bit 3. O receptor calcula os instantes correspondentes ao meio do tempo de duração dos bits transmitidos Leitura dos bits de dados (ex: assume-se que o bit mais significativo é transmitido em 1 o lugar) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 48 / 55 Norma RS-232 Pontos de amostragem Bit de arranque Duração de um bit Bits de informação Bit de paridade Aqui pode iniciar-se outra transmissão Bits de guarda 4. Pode ser enviado um bit suplementar que indica a paridade dos bits de dados transmitidos Bit de Paridade ou Parity Bit. Este bit toma o valor necessário para fazer com que a paridade do conjunto {bits de dados + bit paridade} seja a desejada Se o receptor verificar que a paridade da sequência pedida está errada Detecção de erro de transmissão 5. A linha volta para o estado de repouso por um tempo mínimo de um bit Bit de Guarda ou Stop Bit Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 48 / 55

Norma RS-232 Pontos de amostragem Bit de arranque Duração de um bit Bits de informação Bit de paridade Aqui pode iniciar-se outra transmissão Bits de guarda Problema: Nem todos os bits transmitidos são úteis: Bit(s) de arranque Bit de paridade Bit(s) de guarda Velocidade de transmissão: quantidade de bits (úteis e não úteis) transmitidos por segundo (bit/s) Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 49 / 55 Norma RS-232 Pontos de amostragem Bit de arranque Duração de um bit Bits de informação Configurações típicas: Bit de paridade 1 ou 2 bit(s) de arranque 7 ou 8 bits de dados 1 bit de paridade par ou paridade ímpar 1 ou 2 bit(s) de guarda Eficiência de transmissão = Aqui pode iniciar-se outra transmissão Bits de guarda Número bits de dados (úteis) Número bits transmitidos Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 50 / 55

Norma RS-232 Universal Synchronous Asynchronous Receiver Transmitter (USART) - implementa a conversão dos dados entre os formatos paralelo (do lado do processador) e série (do lado da linha de transmissão), bem como todo um conjunto de mecanismos de controlo do fluxo de comunicação. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 51 / 55 Norma RS-232 Universal Synchronous Asynchronous Receiver Transmitter (USART) - implementa a conversão dos dados entre os formatos paralelo (do lado do processador) e série (do lado da linha de transmissão), bem como todo um conjunto de mecanismos de controlo do fluxo de comunicação. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 52 / 55

Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 53 / 55 Sistema de Interrupções Modos de Transferência de Dados: Transferência sob controlo do programa Transferência por interrupção Transferência por DMA Estrutura interna Modo de funcionamento Processadores I/O Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 54 / 55

Nota de Agradecimento Agradecimento Algumas páginas desta apresentação foram extraidas de: [1] José Carlos Monteiro, Arquitectura de Computadores, Instituto Superior Técnico (IST), Universidade Técnica de Lisboa, Portugal, 2010. Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 55 / 55