UNIFEI 21/06/2005-3.a Prova Sistemas Digitais I - NE 671 TURMA B. Duração 80 min Prova sem consulta Sem calculadora - A interpretação faz parte da prova. NOME...N.o... Nota... 1.a Questão : (Valor 2,0 ptos ) Projetar um sistema de conferência de mensagens recebidas. No processo de comunicação de dados, os dados são enviados por um transmissor e após recebidas no receptor se faz uma conferência eletrônica destes dados a fim de verificar se a mensagem recebida está correta. Se a informação recebida é correta, então o sistema de conferência no receptor produzirá uma saída ERR = BAIXO e no caso contrário produzirá uma saída ERR = ALTO. Sabe-se que o número de bits das mensagens enviadas é de 3 bits, sendo B 2 B 1 da mensagem e mais C 0 bit de conferência da paridade desta mensagem. O sistema opera com paridade IMPAR. Pede-se : a) Tabela da verdade do sistema de conferência de mensagens. (1,0 pto) b) A expressão implementada com MUX de 02 variáveis de seleção sendo S 1 S 0, com S 1 =MSB.(1,0) B 2 B 1 C 0 ERR MUX 0 0 0 1 E0 = C 0 0 0 1 0 E0 = C 0 0 1 0 0 E1 = C 0 E1 = C 0 1 0 0 0 E2 = C 0 1 0 1 1 E2 = C 0 1 1 0 1 E3 = C 0 1 1 1 0 E3 = C 0 C E 0 E 1 E 2 S E 3 S 1 S 0 B 2 B 1
2.a Questão : (Valor 2,0) : Construir um meio somador de números na base 3. Pede- se : a) Tabela da verdade do meio somador.(1,0) b) Implementação do somador usando DEMUX de 04 variáveis de seleção, sendo S 3 = MSB, lógica de saída do Demux é positiva e usando o menor número de entradas na lógica adicional de saída. (1,0) Os números X = X 1 X 0 e Y 1 Y 0 e S = S 1 S 0 = X + Y e C n+2 = Vai Um. a) Tabela da verdade. X 1 X 0 Y 1 Y 0 S 1 S 0 C n+2 Saída do DEMUX 0 0 0 0 0 0 0 O 0 0 0 0 1 0 1 0 O 1 0 0 1 0 1 0 0 O 2 0 1 0 0 0 1 0 O 4 0 1 0 1 1 0 0 O 5 0 1 1 0 0 0 1 O 6 1 0 0 0 1 0 0 O 8 1 0 0 1 0 0 1 O 9 1 0 1 0 0 1 1 O 10 O 0 +Vcc O 1 O 2 E O 4 O 5 O 5 O 6 O 8 O 9 O 10 S 3 S 2 S 1 S 0 X 1 X 0 Y 1 Y 0 S 1 S 0 C n+2
3.a Questão : (Valor 3,0) Determinar para o circuito CMOS a seguir : a) Os estados lógicos da saída. (1,5) b) Desenhar o lado P.(1,5) a) Tabela da verdade X 1 X 2 X 3 Saída 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0 b) Circuito CMOS. Saída = (X 1 X 2 + X 1 X 3 + X 2 X 3 ) b) Os circuitos a seguir operam com 03 estados lógicos. Escrever a expressão booleana da saída S. (1,0) X X = Controle do 3.o estado. Lógica Wired-OR A C B S D
4.a Questão : (Valor 3,0 ptos ) Para a expressão a seguir, pede-se : a) Simplificar a expressão booleana por Karnaugh na forma disjuntiva. (1,0 pto). b) Simplificar a expressão booleana por Karnaugh na forma conjuntiva. (1,0 pto). c) Dar a expressão pronta para ser implementada com portas NE. (0,5 pto). d) Dar a expressão pronta para ser implementada com portas NOU. (0,5 pto). A = Variável A complementada. S = ABC' + ( B' + C' + D' ) ( A' + C + D' ) (A + B + D ). AB CD 00 01 11 10 00 01 11 10 1 1 1 0 1 0 0 1 a) Forma disjuntiva : S = A'B'D + AD' + B'CD + BC' + BD' b) Forma conjuntiva : S = (A+B+D).(B +C +D ).(A +B+C+D ) c) Em termos de NE : S = ((A B D). (AD ). (B CD). (BC ). (BD ) ) d) Em termos de NOU : S = ((A+B+D) + (B +C +D ) + (A +B+C+D ) )
UNIFEI 21/06/2005-3.a Prova Sistemas Digitais I - NE 671 TURMA A. Duração 80 min Prova sem consulta Sem calculadora - A interpretação faz parte da prova. NOME...N.o... Nota... 1.a Questão : (Valor 2,0 ptos ) Projetar um sistema de conferência de mensagens recebidas. No processo de comunicação de dados, os dados são enviados por um transmissor e após recebidas no receptor se faz uma conferência eletrônica destes dados a fim de verificar se a mensagem recebida está correta. Se a informação recebida é correta, então o sistema de conferência no receptor produzirá uma saída ERR = BAIXO e no caso contrário produzirá uma saída ERR = ALTO. Sabe-se que o número de bits das mensagens enviadas é de 3 bits, sendo B 2 B 1 da mensagem e mais C 0 bit de conferência da paridade desta mensagem. O sistema opera com paridade PAR. Pede-se : a) Tabela da verdade do sistema de conferência de mensagens. (1,0 pto) b) A expressão implementada com MUX de 02 variáveis de seleção sendo S 1 S 0, com S 1 =MSB.(1,0) B 2 B 1 C 0 ERR MUX 0 0 0 0 E0 = C 0 0 1 1 E0 = C 0 1 0 1 E1 = C 0 1 1 0 E1 = C 1 0 0 1 E2 = C 1 0 1 0 E2 = C 1 1 0 0 E3 = C 1 1 1 1 E3 = C C E 0 E 1 E 2 S ERR E 3 S 1 S 0 B 2 B 1
2.a Questão : (Valor 2,0) : Construir um meio somador de números na base 3. Pede- se : a) Tabela da verdade do meio somador.(1,0) b) Implementação do somador usando DEMUX de 04 variáveis de seleção, sendo S 3 = MSB, lógica de saída do Demux é negativa e usando o menor número de entradas na lógica adicional de saída. (1,0) Os números X = X 1 X 0 e Y 1 Y 0 e S = S 1 S 0 = X + Y e C n+2 = Vai Um. a) Tabela da verdade. Y 1 Y 0 X 1 X 0 S 1 S 0 C n+2 Saída do DEMUX 0 0 0 0 0 0 0 O 0 0 1 0 0 0 1 0 O 4 1 0 0 0 1 0 0 O 8 0 0 0 1 0 1 0 O 1 0 1 0 1 1 0 0 O 5 1 0 0 1 0 0 1 O 9 0 0 1 0 1 0 0 O 2 0 1 1 0 0 0 1 O 6 1 0 1 0 0 1 1 O 10 E O 0 O 1 O 2 O 3 O 4 O 5 O 6 O 7 O 8 O 9 O 10 S 3 S 2 S 1 S 0 Y 1 Y 0 X 1 X 0 S 1 S 0 C n+2
3.a Questão : (Valor 3,0) Determinar para o circuito CMOS a seguir : a) Os estados lógicos da saída. (1,5) b) Desenhar o lado P.(1,5) a) Tabela da verdade X 1 X 2 X 3 Saída 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 b) Circuito CMOS. Saída = (X 1 X 2 + X 1 X 3 + X 2 X 3 ) b) Os circuitos a seguir operam com 03 estados lógicos. Escrever a expressão booleana da saída S. (1,0) A B C D S S = (A+B) + CD
4.a Questão : (Valor 3,0 ptos ) Para a expressão a seguir, pede-se : a) Simplificar a expressão booleana por Karnaugh na forma disjuntiva. (1,0 pto). b) Simplificar a expressão booleana por Karnaugh na forma conjuntiva. (1,0 pto). c) Dar a expressão pronta para ser implementada com portas NE. (0,5 pto). d) Dar a expressão pronta para ser implementada com portas NOU. (0,5 pto). A = Variável A complementada. S = (A + B + D ) ( B' + C' + D' ) ( A' + C + D' ) + ABC' AB CD 00 01 11 10 00 01 11 10 1 1 1 0 1 0 0 1 a) Forma disjuntiva : S = A'B'D + AD' + B'CD + BC' + BD' b) Forma conjuntiva : S = (A+B+D).(B +C +D ).(A +B+C+D ) c) Em termos de NE : S = ((A B D). (AD ). (B CD). (BC ). (BD ) ) d) Em termos de NOU : S = ((A+B+D) + (B +C +D ) + (A +B+C+D ) )