ANÁLISE DO COMPORTAMENTO DE UMA PLL



Documentos relacionados
Circuitos RC em Regime Alternado Sinusoidal

Filtros de sinais. Conhecendo os filtros de sinais.

Fundamentos de Telecomunicações

Amplificadores Operacionais

Espectro da Voz e Conversão A/D

Automação e Instrumentação

Escola Náutica Infante D. Henrique Departamento de Radiotecnica

Medição de Tensões e Correntes Eléctricas Leis de Ohm e de Kirchoff (Rev. 03/2008) 1. Objectivo:

EXERCÍCIOS RESOLVIDOS

Amostrador PAM A/D PCM D/A PAM Filtro. Figura 1 Digrama de Blocos PCM

p. 1/2 Resumo Especificação de Filtros Filtro de Butterworth Filtro de Chebyshev Filtros de Primeira Ordem Filtros de Segunda Ordem

Demonstração da técnica de detecção sensível à fase: uma aplicação óptica. Davi R. Ortega, Túlio C. Rizuti da Rocha Orientador: Flávio Caldas da Cruz

Video Lecture RF. Laps

CIRCUITOS E SISTEMAS ELECTRÓNICOS

EXPERIMENTS MANUAL Manual de Experimentos Manual de Experimentos 1

p. 1/1 Resumo Osciladores Sintonizados LC Osciladores de Cristal

Electrónica III. Ano lectivo 2006/2007. Emanuel G.B.C. Martins. (Parte 2) UNIVERSIDADE DE COIMBRA FACULDADE DE CIÊNCIAS E TECNOLOGIA

Razão de Rejeição a Fonte de Potência (PSRR)

DETERMINAÇÃO DA RESISTÊNCIA INTERNA DE UMA PILHA

Par Diferencial com Transístores Bipolares

MÓDULO SINTETIZADOR.

DEPARTAMENTO DE ENGENHARIA MARÍTIMA Curso de Engenharia de Sistemas Electrónicos e Marítimos. TRABALHO LABORATORIAL nº 2 de ELECTRÓNICA II

ELECTRÓNICA DAS TELECOMUNICAÇÕES

EE531 - Turma S. Diodos. Laboratório de Eletrônica Básica I - Segundo Semestre de 2010

MODULAÇÃO AM E DEMODULADOR DE ENVELOPE

LEE 2006/07. Guia de Laboratório. Trabalho 3. Circuitos Dinâmicos. Resposta no Tempo

Tutorial de Eletrônica Aplicações com 555 v

RECEPTOR AM DSB. Transmissor. Circuito Receptor AM DSB - Profº Vitorino 1

TRABALHO 3 Circuitos RLC resposta nos domínios do tempo e da frequência

Análise de Circuitos com Díodos

Controle de Conversores Estáticos Controle de um conversor boost CCM para correção do FP. Prof. Cassiano Rech

Laboratório de Circuitos Elétricos II

Instituto Politécnico de Tomar Escola Superior de Tecnologia Departamento de Engenharia Electrotécnica ELECTRÓNICA II. Trabalho Laboratorial nº 3

Aparelhos de Laboratório de Electrónica

Eletrônica Aula 07 CIN-UPPE

Faculdade de Engenharia da Universidade do Porto Licenciatura em Engenharia Electrotécnica e Computadores Electrónica 2 (Energia) Exame Laboratorial

CIRCUITOS ELÉCTRICOS

Introdução aos circuitos seletores de frequências. Sandra Mara Torres Müller

Relatório do trabalho sobre medição de temperatura com PT100

O AMPLIFICADOR LOCK-IN

I D I DSS. Figura 3.1 Curva de transcondutância do MOSFET e definição do ponto Q em polarização zero.

Amplificadores lineares e filtros

Circuitos Osciladores

ANÁLISE DE CIRCUITOS LABORATÓRIO O CONDENSADOR

PROJETO DE REDES

Modelagem no Domínio do Tempo. Carlos Alexandre Mello. Carlos Alexandre Mello 1

REPRESENTAÇÃO FASORIAL DE SINAIS SENOIDAIS

Filtros Digitais. Filipe Medeiros de Almeida

Caracterização temporal de circuitos: análise de transientes e regime permanente. Condições iniciais e finais e resolução de exercícios.

Experimento 8 Circuitos RC e filtros de freqüência

Os elementos de circuito que estudámos até agora foram elementos lineares. Ou seja, se duplicamos a ddp aos terminais de um

CIRCUITOS E SISTEMAS ELECTRÓNICOS

Concurso Público para Cargos Técnico-Administrativos em Educação UNIFEI 13/06/2010

Circuitos Elétricos 1º parte. Introdução Geradores elétricos Chaves e fusíveis Aprofundando Equação do gerador Potência e rendimento

Radar CW com receptor IF. Receptor superheterodino de banda lateral

SISTEMAS E INSTALAÇÕES ELÉCTRICAS DE NAVIOS (M422)

Descobertas do electromagnetismo e a comunicação

Electrónica para Telecomunicações

Aplicações com OpAmp. 1) Amplificadores básicos. Amplificador Inversor

Considerações Finais. Capítulo Principais conclusões

Circuitos Digitais Cap. 6

Como em AM e FM, a portadora é um sinal senoidal com frequência relativamente alta;

GUIA DE LABORATÓRIO LABORATÓRIO 2 LEI DE OHM

CIRCUITOS DIVERSOS COM AMPLIFICADORES OPERACIONAIS. Prof. Valner Brusamarello

LABORATÓRIO DE CONTROLE I APLICAÇÃO DE COMPENSADORES DE FASE DE 1ª ORDEM E DE 2ª ORDEM

Eletrônica Industrial Apostila sobre Modulação PWM página 1 de 6 INTRODUÇÃO

PGMicro MIC46. Projeto de Circuitos Integrados Analógicos MOS. = Osciladores =

Símbolo Curva aproximada Curva próxima do real. Símbolo Curva aproximada Curva próxima do real. Símbolo Curva aproximada Curva próxima do real

ELECTRÓNICA ANALÓGICA II

MICROMASTER MM4. Usando o Controle de Malha Fechada (PID) Edição IND 1 Drives technology Suporte Técnico Drives Hotline

Estabilidade. Carlos Alexandre Mello. Carlos Alexandre Mello 1

ELECTRÓNICA DAS TELECOMUNICAÇÕES

UNIVERSIDADE FEDERAL DE CAMPINA GRANDE CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA UNIDADE ACADEMICA DE ENGENHARIA ELÉTRICA ELETRÔNICA

Microfone e altifalante. Conversão de um sinal sonoro num sinal elétrico. sinal elétrico num sinal sonoro.

Sistemas e Sinais (LEIC) Análise em Frequência. Carlos Cardeira

Filtros em Telecomunicações

Estabilizada de. PdP. Autor: Luís Fernando Patsko Nível: Intermediário Criação: 22/02/2006 Última versão: 18/12/2006

ORIENTAÇÕES GERAIS SOBRE PROJETOS DE FONTE DE ALIMENTAÇÃO REGULADA Profa. Zélia Myriam Assis Peixoto

Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores. Controlo 2005/2006. Controlo de velocidade de um motor D.C.

Comunicação de Dados. Aula 5 Transmissão Analógica

Amplificador Operacional

Sistema de excitação

O AMPLIFICADOR LOCK-IN

CONTROLO DE UM STEP MOTOR

Modelagem no Domínio da Frequência. Carlos Alexandre Mello. Carlos Alexandre Mello 1

4. Tarefa 16 Introdução ao Ruído. Objetivo: Método: Capacitações: Módulo Necessário: Análise de PCM e de links

Manual de funcionamento

4 Arquitetura básica de um analisador de elementos de redes

Introdução teórica aula 6: Capacitores

Comando de motor passo a passo bipolar

TRABALHO LABORATORIAL Nº 5

Utilização do SOLVER do EXCEL

Compensação. de Factor de Potência

TRABALHO 1 - ESTUDO DE CIRCUITOS RC e RLC

Modulador e demodulador PWM

5 Circuitos Equivalentes

Conceitos básicos do

MASSACHUSETTS INSTITUTE OF TECHNOLOGY Introdução ao Laboratório Eletrônico: Laboratório 2: Componentes Passivos. 3º Trimestre de 2002

CAP. 5 FILTROS ATIVOS TE 054 CIRCUITOS ELETRÔNICOS LINEARES

Transcrição:

epartamento de Engenharia Electrotécnica e de Computadores Licenciatura em Engenharia Electrotécnica e de Computadores 4.º ANO 2.º SEMESTRE ELECTRÓNICA AS TELECOMUNICAÇÕES 2000/200 2º TRABALHO PRÁTICO ANÁLISE O COMPORTAMENTO E UMA PLL TRABALHO ELABORAO POR: Filipe José Nogueira uarte da Silva Joel Pedro Peixoto de Carvalho Vasco aniel Carvalho Ferreira dos Santos Eng.º Henrique Miranda Maio 200

. Esquema eléctrico da montagem com a PLL. A alimentação da PLL é simétrica e de 2 V, ou seja, +V cc =2 V e -V cc = -2 V com um potencial de referência 0V. 2. Cálculo do potenciómetro P para que a oscilação livre do VCO (f o ) seja 00 Hz. 0.3 Segundo a fórmula indicada no datasheet a frequência de oscilação fosc = Hz. No Ro Co nosso trabalho prático pretende-se obter f osc = 00 Hz. Mediante as características da placa que vamos usar, C o =390 pf e R o = 68 + P. Substituindo estes valores e resolvendo em ordem a P obtivemos P= 892 Ω. Após tentativas de acerto da f osc verificámos que para f osc = 00 Hz necessitámos de P= 525 Ω. Conclui-se então que o resultado obtido difere do calculado devido às tolerâncias dos componentes e devido à imprecisão do multímetro usado para medir P. 3. Medição do esfasamento entre o sinal de entrada sinusoidal de 00 Hz (ponto de observação ) e o sinal do VCO. A amplitude do sinal de entrada deve ter uma amplitude necessária para a PLL sincronizar de forma estável. Para um sinal de entrada sinusoidal de 00 Hz com amplitude de 3 V pp o desfasamento entre o sinal do VCO e o sinal de entrada é de +90º. Outro resultado não seria de esperar visto que qualquer PLL (não tendo filtro de malha) ao estar em sincronismo com um dado sinal de entrada com frequência igual à sua frequência livre de oscilação, apresentará como desfasamento 90º entre o sinal de referência (VCO) e o sinal de entrada pois a função de transferência em malha aberta só tem um pólo que é imposto pelo VCO. Isso pode ser 2/3

comprovado no gráfico Phase Shift vs Frequency na página 3 do datasheet da PLL. Na figura que se segue estão representados os sinais anteriores a verde e a azul, respectivamente. 4. Variar o sinal de entrada de 0 Hz, observar e comentar o sucedido nos pontos de observação e 2. Neste ponto o grupo achou por bem aumentar um pouco os limites de variação da frequência sugeridos no guião até às frequências descritas a seguir. Aumentando a frequência do sinal de entrada (até 25 Hz) os sinais anteriores tendem a ficar em fase tornando o sincronismo da PLL instável. iminuindo a frequência (até 67 Hz) o desfasamento aumenta para 80º criando instabilidade no sincronismo. Estes factos têm uma explicação: o desvio de frequência à saída do VCO é provocado pelo produto da sensitividade do VCO (ganho o ) com o sinal (C) do desvio de fase ( ω = V ). este modo, quanto maior for o desfasamento entre os sinais de entrada do detector de fase maior será a componente C à entrada do VCO. 5. & 6. Medição e cálculo das gamas de captura e sincronismo. A gama de captura de uma PLL é a gama de frequências, em torno da frequência livre de oscilação, para as quais garante-se o sincronismo tanto em desvios positivos como em negativos, em toda esta gama. A gama de sincronismo inclui a gama de captura tendo como limites: Limite superior após superar o limite máximo da gama de captura (com pequenos incrementos) vamos obtê-lo no limiar do sincronismo/dessincronismo. o φ 3/3

Limite inferior após baixar do limite mínimo da gama de captura (com pequenos incrementos) vamos obtê-lo no limiar do sincronismo/dessincronismo. Para uma melhor compreensão segue-se um pequeno esquema: entro desta gama podemos incrementar ou decrementar a frequência, sem com isso perder o sincronismo... Gama de captura Gama de sincronismo e modo a manter o sincronismo não podemos incrementar a frequência dentro desta gama... Frequência central de oscilação 00 khz e modo a manter o sincronismo não podemos decrementar a frequência dentro desta gama... Obtivemos os seguintes resultados no nosso trabalho: Gama de captura: 92,6 khz 9 khz Gama de sincronismo: 67,66 khz 25 khz A variação máxima em torno da frequência central pode ser calculada segundo a fórmula fo descrita no datasheet na página 8, fh = ± 8 Hz, em que f o é a frequência livre de Vc oscilação (00 Hz) e V c é a tensão total de alimentação (2-(-2) = 24 V). Com estes 8 00000 valores, f H = ± = 33333,(3) Hz. 24 Podemos deste modo determinar a gama de sincronismo g s : gs = fo ± fh = 00000 ± 33333,(3) 66667Hz gs 33333Hz. Concluímos assim que os valores obtidos experimentalmente não se desviam muito destes calculados. 4/3

Com estes resultados confirma-se claramente o facto de a extensão da gama de captura ser inferior à da gama de sincronismo. 7. Característica da conversão frequência-tensão da PLL. Analisando este gráfico verificamos que a característica frequência-tensão deste VCO é aproximadamente linear com declive, também chamado ganho do VCO, de w ( k 82k) 2π 3 O = = = 227.77 0 rad / s / V para valores de frequência do sinal V 8.99 9.79 de entrada próximos da frequência livre de oscilação. Na verdade este valor poderá ser obtido 33.6 fo pela fórmula O = (/ s) O = 205, 88rad / s / V em que é o ganho do VC detector de fase ( =0.68 V/rad) e V C é a tensão de alimentação total do circuito (V C =24 V). A equação está descrita no datasheet na página 8 enquanto que é retirado da tabela da página 2 (consideramos que o erro cometido em tomar este valor (dado para V C = ± 6V ) para o nosso circuito com tensão de alimentaçãovc = ± 2V traduzir-se-á num erro inferior ao de tomarmos como aproximação o valor de O = 6600 Hz / V para f O =0 Hz, tal como é indicada no datasheet. Podemos demonstrar isso facilmente para os valores obtidos que 3 33.6 00 0 = = 0.65 V / rad ). 3 24 205.88 0 Certamente estaríamos à espera que este gráfico tivesse uma conversão frequência-tensão crescente. Tal não aconteceu porque o ganho deste VCO em particular é menor que zero. Pode ser comprovada tal afirmação através da análise do ganho desde a entrada (base) de Q até à saída (emissor) de Q9 segundo o esquema simplificado do detector de fase na figura 2 5/3

da página 6 do datasheet (G Q > 0, G Q2 < 0, G Q6 > 0, G Q7 < 0, G Q8 < 0, G Q9 > 0. este modo o ganho total é menor que zero). 8. Verificar que se pode recuperar o sinal modulador à saída da PLL após ter introduzido um sinal de entrada modulador de Hz modulado com uma portadora sinusoidal de 00 Hz. Para modular em frequência um sinal sinusoidal de frequência de Hz com uma portadora de 00 Hz usámos duas fontes de sinal sinusoidais em que a saída do gerador do sinal modulador liga à entrada VCF IN do gerador de sinal da portadora cuja saída se ligará à entrada de sinal da PLL. Á saída do filtro de saída (passa-baixo de 3ª ordem) foi possível obter o sinal modulador (Hz) pois a gama de frequências em que variará o sinal de entrada (99 Hz 0 Hz) produzirá (à saída do detector de fase) uma tensão variável de controlo do VCO que vai forçá-lo a acompanhar as variações de frequência do sinal de entrada. Notese que tal facto só é possível pois essas mesmas variações de frequência encontram-se dentro da gama de captura. 9. O que acontece após ter aumentado a frequência do sinal modulador? Como relaciona essa frequência com as características do filtro da malha? A função de transferência da PLL em malha aberta G(s)H(s) é dada pelo produto do ganho do detector de fase, da função de transferência do filtro de malha F( s) = + src (circuito RC passa-baixo de ª ordem) e pela função de transferência do VCO O. Assim, s O G( s) H ( s) = s em que R é a resistência de saída do amplificador e que está cotado + sr C com o valor de R =3.5 Ω e C é a capacidade de 47 nf que está representada no esquema da página 2 do guião com C2. este modo a função de transferência do filtro de malha terá uma representação do ganho e fase no domínio das frequência do tipo: 6/3

A frequência de travessia é dada para o valor nulo (em db) do ganho e deverá ter a esse valor uma fase superior a 80º para que o sistema seja estável. Note-se que o módulo até essa frequência já decai a 6 db/oit devido ao pólo na origem introduzido pelo VCO e acresce em fase 90º. Observa-se no gráfico que a travessia ocorre para 4700 Hz e que o pólo do filtro f P se situa nos 750 Hz (valor muito próximo ao obtido pela expressão: wp = f P = = 967. 5 Hz ). Experimentalmente esse valor é de 200 Hz τ 2 π RC obtido quando o ganho baixa de 0. para 0.0 (em db, -20 d/déc para 40 db/déc). Para um sinal modulador de frequência superior a 3000 Hz perderemos o LOC pois o ganho será muito pequeno (<<) aproximando-nos da fase crítica dos 80º. esse modo o sistema fica instável. 0. Justificação do efeito causado pelo aumento em demasia da amplitude do sinal modulador. Verifica-se que, aumentando a amplitude do sinal modulador (e, consequentemente, o desvio máximo do sinal FM), a PLL perde o LOC para amplitudes acima de 0.779 Vp.p. visto que o espectro do sinal FM irá ser mais alargado, contendo frequências acima das quais a PLL não conseguirá acompanhar. Repare-se que em F.M. o desvio de frequência f aumenta com o aumento da amplitude do sinal modulador A m na proporção directa de k f (característico da fonte do sinal modulador) pois f = k A Hz. Na nossa experiência fizemos alguns testes f m para determinar k f medindo a frequência do sinal modulado para diferentes amplitudes A m. 7/3

O valor anterior pode ser retirado pelo declive obtido na parte linear do gráfico: 27.83 8.97 k f = = 3.847 Hz / V. Assim, o nosso desvio de frequência valerá 2.8. f ±2. 4 Hz em torno da f o. Repare-se que os valores segundo os quais varia f excedem a nossa gama de captura tornando o sincronismo instável.. Comutação do sinal modulador para uma onda quadrada e registo da amplitude para a sincronização franca da PLL. Registo da resposta transitória à entrada do VCO e sua frequência natural de oscilação. Validação de resultados. Ajustamos a amplitude do sinal modulador (2 mvp.p. como referência) de forma a obtermos um sinal desmodulado estável embora não fosse uma onda quadrangular. Nesse momento a PLL estava em sincronização franca. A função de transferência no domínio Laplace da entrada da PLL θ in para a entrada do VCO θ invco F( s) θ invco é dado pela seguinte equação: ( s) =. Assim podemos rescrever θ in O + F( s) s θ invco a equação anterior como : ( s) = τ. Se à entrada for aplicada um degrau θ s in 2 O s + + τ τ 8/3

unitário (com transformada Laplace ) o sinal θ invco = τ. Apenas como s 2 3 s O s + + s τ τ referência vamos representar a sua resposta temporal do circuito às altas frequências. Pela substituição dos valores de, O e τ, já referidos anteriormente, o sinal anterior terá no domínio dos tempos a seguinte resposta temporal obtida em MATLAB: C 2 =47 nf 9/3

A frequência natural de oscilação f n foi determinada experimentalmente como o inverso do intervalo de tempo que ocorre entre dois máximos relativos consecutivos. Assim, f n = 0 6 = 4444 Hz. Teoricamente esse valor é dado pela equação descrita no 300 80 O datasheet na página 8 em que f n = Hz. Substituindo os valores f n =4.64 Hz, 2π R C bastante próximo do valor prático. 2. Alteração da capacidade C2 para o dobro e metade do seu valor inicial. Comentário, registo e cálculo da frequência natural de oscilação. Ao variar para o dobro/metade a capacidade C 2 (condensador do filtro de malha passa-baixo) vamos reduzir/aumentar na proporção de 2 a frequência natural de oscilação f n obtida para C 2 =47 nf pois reduzirmos/aumentarmos o valor do 2º pólo. essa forma diminuimos/aumentamos a largura de banda da malha tornando o sistema mais lento/rápido na sua resposta ao degrau e a resposta terá menos/mais oscilação (pois o pólo será mais/menos dominante). Segundo os valores teóricos é de esperar que para C 2 =94 nf ou C 2 =23.5 nf obtenhamos f n =328 Hz ou 6562 Hz, respectivamente. Na prática temos 6250 Hz e 3530 Hz, respectivamente. Nos gráficos seguintes apresentam-se as ondas obtidas para cada capacidade. O cálculo das f n procede-se do mesmo modo apresentado anteriormente. C 2 =23.5 nf 0/3

C 2 =94 nf e realçar que a transição do sinal à entrada do VCO (para todas as montagens) não segue de forma abrupta a transição do sinal de entrada. Este facto deve-se ao filtro de malha pertencer à família dos passa-baixo, que pelo próprio nome indica a passagem das baixas frequências. Como a transição do sinal do sinal de entrada é tão abrupta tem uma componente de frequência bastante elevada (em caso ideal seria infinita) que por acção do filtro de malha não é passada para a entrada do VCO. 3. Como se poderá obter um duplicador de frequência? Para que a PLL estivesse no regime de funcionamento para duplicar a frequência de referência teríamos de introduzir um bloco divisor de frequência de 2: entre a saída do VCO e a entrada do detector de fase. Note-se que se chamarmos à frequência de referência f r, à frequência de saída da PLL f o e à frequência obtida após o bloco anterior f então temos que fo f = em LOC: 2 fo = 2 f ( Hz). fr = f Esse bloco divisor pode ser efectuado com um Flip-Flop tipo em que o sinal de clock (Clk) é o da saída do VCO e a entrada está directamente ligada à saída negada Q do mesmo. ado que as frequências de trabalho se situam dentro da gama de captura da PLL é indiferente retirar o sinal de referência de Q ou Q, pois embora seja um sinal de referência atrasado ou avançado em relação ao sinal de entrada, a PLL procurará da melhor forma estabelecer o lock através do sinal de entrada do VCO. Note-se que este último sinal (quadrangular com metade da frequência do sinal de entrada do Flip-Flop) deverá passar por um filtro passa-baixo de forma a recuperar apenas o primeiro harmónico (harmónico que /3

define o sinal sinusoidal desejado). e seguida apresenta-se a montagem referida anteriormente: O bloco comparador inserido antes do Flip-Flop serve para tornar o sinal VCO OUT (sinal de frequência dupla do sinal de entrada) digital de modo a prevenir situações de indecisão à entrada do Clk. No que respeita ao filtro passa-baixo deverá ter frequência superior de corte igual à frequência do primeiro harmónico da onda quadrangular (no estado lock será o harmónico correspondente ao sinal de entrada). A selectividade deste filtro deverá a maior possível para que após a frequência referida anteriormente transite de forma abrupta rejeitando qualquer outra componente espectral indesejada. 2/3

Conclusões: Com este trabalho foi possível demonstrar que: a gama de sincronismo da PLL é superior à gama de captura. a PLL apenas terá uma sincronização franca em torno da sua frequência livre de oscilação caso a frequência do sinal de entrada esteja incluída na gama de captura. Será necessário considerar que essa frequência poderá variar de forma directa por alteração da frequência do sinal de entrada ou por forma indirecta como o caso da modulação F.M. em que esse valor varia consoante a amplitude do sinal modulador. a PLL era capaz de desmodular um sinal F.M. (é esta uma das grandes utilidades) desde que, tal como foi dito anteriormente, o desvio de frequência não cause perturbações na sincronização, ou seja, desde que esse desvio permaneça no interior da gama de captura. a PLL conseguia multiplicar uma frequência de referência (só se viu em termos matemáticos) bem como fazer a operação inversa por meio de um bloco com ganho em frequência introduzido após o VCO e antes do sinal de realimentação do detector de fase. a entrada do VCO teria uma resposta oscilatória com maior ripple, ou seja, com frequência de oscilação natural mais elevada sempre que o pólo do filtro da malha (ou frequência de corte do mesmo) é mais alto já que a largura de banda desse filtro aumenta tornando mais rápida a resposta do sistema. Suceder-se-á o contrário para menor ripple. com a utilização da PLL é possível obter sub-múltiplos e múltiplos da frequência do sinal de entrada com o mesmo tipo (ou não) de forma de onda. Referências: Modern Communication Circuits Jack R. Smith McGraw Hill, 2 nd Edition atasheet do LM565/ LM565C Phase Locked Loop National Instruments, Inc. 3/3