Arquitectura e Organizaçã Interna de Cmputadres Antóni M. Pina Dep. Infrmática, Universidade d Minh Larg d Paç, 4709 Braga cdex, Prtugal Crrei_E: pina@di.uminh.pt Prefáci O text que a seguir apresentams cm títul Arquitectura e Organizaçã Interna de Cmputadres é uma versã reduzida da traduçã d livr livr hmónim Cmputer Organizatin and Architecture, da autria de William STallings, publicad Prentice Hall. O bjectiv é ferecer as estudantes, e a tds s restantes interessads um livr de referência, em língua prtuguesa, que pssa servir de guia para estud e a divulgaçã ds temas e tecnlgias ligads à Engenharia ds Cmputadres. Os capítuls esclhids para presente trabalh sã s cnsiderads mais relevantes para acmpanhament das aulas que tenh vind a ministrar a lng ds ans, na área das Arquitecturas de Cmputadres e da Cmputaçã Paralela. A versã de referência esclhida é a 4ª Ediçã, Outrs capítuls irã send dispnibilizads à medida que frem send prduzids. Cnteúd Lista de Figuras Lista de Tabelas Vista Geral Evluçã ds Cmputadres e Rendiment Barraments de Sistema Cmpnentes d cmputadr Funções d cmputadr Os Cicls de Extracçã e de Execuçã Interrupções Interrupções e Cicl de Instruçã Interrupções Múltiplas Funçã de E/S Estruturas de Intercnexã Barraments de Intercnexã Estrutura d Barrament Hierarquia de Múltipls Barraments Elements d prject de Barrament Tips de Barraments Universidade d Minh
Métd de Arbitragem Temprizaçã Largura d Barrament Tips de Transferências de Dads PCI Estrutura d Barrament Cmands PCI Transferência de Dads Arbitragem Resum Leitura Recmendada Memória Interna Vista Geral d Sistema de Memória de um Cmputadr Características ds Sistemas de Memória A Hierarquia de Memória Memória Principal de Semi-cndutres Tips de Memória de Semi-cndutres de Acess- Aleatóri Organizaçã Lógica d Integrad Empactament de Integrads Organizaçã ds Móduls Crrecçã de Errs Memória Oculta Princípis Elements d prject de cache Tamanh da cache Funçã de Crrespndência Crrespndência Directa Crrespndência assciativa Crrespndência em Jgs Assciativs Algritm de Substituiçã Plítica de Escrita Tamanh d blc Númer de caches Caches Simples versus Dis-Níveis Unificada versus Repartida Organizaçã da Cache d Pentium Cnsistência da cache de Dads Cntrl da Cache Organizaçã da Cache d PwerPC Organizaçã DRAM avançada DRAM melhrada Cache DRAM DRAM Síncrna DRAM Rambus RamLink Memória Externa Discs Magnétics RAID Intrduçã 2
Entrada/Saída Nível 0 de RAID Nível 4 de RAID Nível de RAID 5 Dispsitivs Externs Teclad/Mnitr Cntrladr de Disc Móduls de E/S Funçã d Módul Estrutura de um Módul de E/S E/S Prgramada Vista Geral Cmands de E/S Instruções de E/S E/S Cnduzida pr Interrupçã Prcessament de Interrupçã Tópics de Prject O Cntrladr de Interrupções, Intel 8259A O Periféric de Interface Prgramável, Intel 8255A Acess Direct AH Memória Obstáculs ah E/S Prgramada e pr Interrupçã Funçã de DMA Canais e Prcessadres A evluçã da Funçã de E/S Características ds Canais de E/S Canais e Prcessadres Interface Extern Tips de Interface Cnfigurações Pnt-a-Pnt e Multi-Pnt Interface para Pequens Sistemas de Cmputaçã (SCSI) Versões SCSI Barrament Série P1394 Suprte a Sistema de Operaçã Aritmética d Cmputadr Jgs de instruções: Características e Funções Características das Instruções Máquina Elements de uma Instruçã Máquina Representaçã da Instruçã Tips de Instruçã Númer de Endereçs Prject de Jgs de Instruções Tips de Operands Númers Caracteres Dads Lógics Tips de Dads n Pentium Tips de dads d PwerPC Tips de peraçã Transferência de Dads Aritmética Intrduçã 3
Lógica Cnversã Entrada/Saída Cntrl de Sistema Transferência de Cntrl Instruções de Derivaçã Instruções de Avanç Instruções de Chamada a Sub-rtinas Tips de peraçã d Pentium Instruções de Chamada/Retrn Gestã de Memória Códigs de cndiçã Tips de peraçã d PwerPC Instruções de Derivaçã Instruções de Carregar/Guardar Linguagem de Mntagem Jgs de Instruções: Mds de Endereçament e Frmats Endereçament Endereçament Imediat Endereçament Direct Endereçament Indirect Endereçament pr Regist Endereçament Indirect pr Regist Endereçament pr Deslcament Endereçament Relativ Endereçament pr Regist-Base Indexaçã Endereçament de Pilha Mds de Endereçament n Pentium Mds de endereçament n PwerPc Endereçament Guarda/Carrega Endereçament de Derivaçã Instruções Aritméticas Frmats de Instruçã Cmpriment da instruçã Alcaçã de Bits Frmats de Instruçã d Pentium Frmats de Instruçã d PwerPc. Prcessadr Estrutura e Funçã Organizaçã d Prcessadr Organizaçã ds regists Regists visíveis a utilizadr Regists de Cntrl e de Estad Exempl de Organizaçã de Regists de Micrprcessadr O cicl de Instruções Cicl Indirect Flux de Dads Linha de Encadeament de Instruções Estratégia de Encadeament Intrduçã 4
Md de prceder cm derivações Múltipls fluxs Pré-extracçã d alv da derivaçã Tampã de laç Prgnóstic de Derivaçã Linha de encadeament d Intel 80846 O Prcessadr Pentium Organizaçã de regists Regist EFLAGS Regists de Cntrl Prcessament de Interrupções Excepções e Interrupções Tabela de Vectr de Interrupções Tratament de Interrupções Cmputadres cm Jg de Instruções Reduzidas Características da Execuçã de Instruções A cntrvérsia RISC versus CISC A. Pina/2000-05-10 Departament de Infrmática/Universidade d Minh Intrduçã 5