2ª Lista de Exercícios de Arquitetura de Computadores

Tamanho: px

Começar a partir da página:

Download "2ª Lista de Exercícios de Arquitetura de Computadores"

Jerónimo Capistrano Zagalo
7 Há anos
Visualizações:

1 2ª Lista de Exercícios de Arquitetura de Computadores 1. Descreva as funções desempenhadas pelos escalonadores de curto, médio e longo prazo em um SO. 2. Cite três motivos pelos quais o controle do processador pode passar de um programa do usuário para o SO. 3. Descreva os conceitos de paginação sob demanda e memória virtual. Neste contexto, explique detalhadamente: a. Como um computador contendo 128 MB de memória principal pode executar um programa de 256 MB. b. O que vem a ser uma interrupção por falta de página. 4. Suponha que a tabela de páginas para um processo em execução atualmente pareça como a ilustrada abaixo. N o de página N o de Bloco A memória principal é endereçada no nível de Byte, tudo é numerado a partir do 0 (zero) e os números apresentados são expressos usando o sistema de numeração decimal. O tamanho da página é de 1024 B. a. Descreva exatamente como, em termos gerais, um endereço virtual é traduzido em um endereço físico da memória principal; b. A quais endereços físicos correspondem cada um dos seguintes endereços virtuais? i ii iii Um computador tem uma cache, uma memória principal e um disco usado para memória virtual. Se uma palavra referenciada está na cache, são necessários 20 ns para acessá-la. Se ela esta na memória principal, mas não está na cache, são necessários 60 ns para carregá-la na cache; a palavra deve ser, então, acessada de lá. Se a palavra não esta na memória principal, são necessários 12 ms para obtê-la do disco, e mais 60 ns para copiá-la para a cache; a palavra é então, mais uma vez, acessada de lá. A taxa de acertos da cache é 0,9 e a taxa de acertos da memória principal é 0,6. Qual e o tempo médio, em ns, requerido para acessar uma palavra neste computador? Helcio Wagner da Silva Página 1

2 6. Assuma que um processo esteja dividido em quatro segmentos de tamanhos iguais e que, a cada segmento, seja atribuída uma tabela de oito páginas (temos, portanto, o emprego combinado da paginação e da segmentação). Assuma também que o tamanho da página seja de 2 KB. a. Qual o tamanho máximo de cada segmento? b. Qual é o máximo espaço de endereçamento lógico para o processo? c. Assuma que um elemento na localização física 00021ABC seja acessado pelo processo. Qual é o formato do endereço lógico que o processo gera para ele? Qual o máximo espaço de endereçamento físico para o sistema? 7. Considere um espaço de endereçamento lógico paginado (composto por 32 páginas de 2 KB cada) mapeado em um espaço de memória física de 1 MB. a. Qual é o formato do endereço lógico do processador? b. Mostre a estrutura da tabela de páginas. c. Mostre a (nova) estrutura da tabela de páginas se o espaço físico de memória fosse reduzido pela metade. 8. Explique o que são Módulos de E/S e por que eles são necessários. 9. No que concerne ao endereçamento de dispositivos de E/S, explique os termos E/S mapeada na memória e E/S independente. Faça uso de exemplos. 10. Usando poucas (porém sábias) palavras, caracterize as técnicas utilizadas para E/S. 11. No âmbito da E/S Dirigida por Interrupção, caracterize como um dispositivo que originou a interrupção é identificado por software e por hardware. 12. Mostre como o controlador de interrupções 82C59A, da Intel, pode ser utilizado para manipular 15 dispositivos diferentes. Assuma que cada um destes dispositivos possui um módulo de E/S diferente. 13. Considere um disco que possua 96 setores de 512 B por trilha e que gire a 360 rpm. Um processador lê um setor do disco usando E/S dirigida por interrupção, com uma interrupção por Byte transferido. Se o processador gasta 2,5 µs para processar cada interrupção, qual é a porcentagem do tempo despendida pelo processador no tratamento de E/S (desconsidere o tempo de busca no disco)? 14. Repita o exercício anterior usando DMA e supondo uma interrupção a cada setor transferido. 15. Um módulo de DMA transfere caracteres para a memória utilizando a técnica de roubo de ciclo, a partir de um dispositivo que transfere dados à taxa de 9600 bps. O processador busca instruções a uma taxa de 1 milhão de instruções por Helcio Wagner da Silva Página 2

3 segundo (1 MIPS). Qual é a diminuição na velocidade do processador em virtude da atividade do módulo de DMA? 16. Analise as informações abaixo, as julgando como verdadeiras (V) ou falsas (F). Quando apontadas como falsas, justifique tal escolha. a. Uma utilização comum das portas seriais (também chamadas LPT) era a conexão de mouses; b. A transmissão por infravermelho é caracterizada como uma transmissão serial, pois vários bits são transmitidos de uma só vez; c. Em uma máquina com duas portas PATA, pode-se conectar até cinco HDs (PATA, claro); d. Os primeiros HDs PATA utilizavam DMA; e. O padrão SATA II trouxe como benefícios a adoção do NCQ e taxas de transmissão mais elevadas (300 MB/s). 17. Explique como funciona a tecnologia NCQ. 18. Descreva o funcionamento da transmissão diferencial, usada por HDs SATA. 19. O que são multiplicadores de porta? Quais são as vantagens e as desvantagens que eles oferecem? Ilustre sua explicação com um exemplo. 20. Tomando como base o padrão SCSI-1, cuja largura de barramento (de dados) era de 8 bits e cuja freqüência de clock era 5 MHz, obtenha as taxas de transferência (em MB/s) dos barramentos Fast SCSI e Fast Wide SCSI, sabendo que os termos fast e wide denotam aumentos de 100 % nos valores originais da freqüência de clock e da largura do barramento, respectivamente. 21. Explique o funcionamento dos RAID 0, 1, 2, 3, 4, 5, 6 e 10, evidenciando as vantagens e desvantagens de cada um deles. 22. Analise as informações abaixo, as julgando como verdadeiras (V) ou falsas (F). Em ambos os casos, justifique tal escolha. a. São exemplos de barramentos que operam segundo a transmissão serial os barramentos ISA, EISA, VLB, PCI e AGP; b. Os barramentos mencionados acima possuem compatibilidade entre si no que diz respeito à conectividade física; c. As primeiras máquinas equipadas com os µp 386 e 486 já portavam slots PCI; d. Tecnicamente, o AGP não pode ser considerado um barramento; e. Os slots AGP e AGP Pro possuem dimensões diferentes do slot PCI de 32 bits. Helcio Wagner da Silva Página 3

4 23. É sabido que hoje em dia temos componentes, tais como HDs SATA e barramentos PCI Express, que utilizam a transmissão serial em detrimento da transmissão paralela. Explique a razão deste fato. 24. Descreva graficamente um barramento PCI Express 16x, esboçando suas pistas e taxa de transferência agregada conseguida com tal configuração. 25. O que são a Ponte Norte e a Ponte Sul? Por quais nomes elas também são conhecidas? Quais as suas funções? Explique com a ajuda de esboços gráficos. 26. Calcule as seguintes subtrações usando aritmética de complemento de dois: a b c d Expresse os seguintes números no formato de ponto flutuante IEEE 754 simples: a. -5 b. -6 c. -1,5 d. 384 e. 1/16 f. -1/ Sobre a organização interna da CPU, é correto afirmar que: I. As operações aritméticas são realizadas diretamente pela Unidade de Controle; II. III. IV. Todos os registradores da CPU são visíveis ao usuário; O registrador PC contém o endereço da instrução a ser buscada; O registrador MAR contém uma palavra de dados a ser escrita na memória ou a palavra mais recentemente lida. 29. Analise as seguintes informações acerca dos modos de endereçamento: I. O modo de endereçamento direto é aquele no qual o operando se encontra presente na instrução; II. O modo de endereçamento indireto permite um espaço de endereçamento maior, quando comparado ao modo de endereçamento direto; III. O modo de endereçamento à pilha é, na verdade, uma especialização do modo de endereçamento indireto via registrador. Helcio Wagner da Silva Página 4

5 São verdadeiras as informações: a. I, II e III; b. I e II; c. II e III; d. I e III. 30. Explique graficamente como funcionam as três modalidades de endereçamento por deslocamento. 31. Descreva graficamente os conceitos de PRÉ e PÓS INDEXAÇÃO. 32. Mostre, através de esboço gráfico, que quanto mais estágios contiver um Pipeline idealizado, maior será o número de instruções executadas no final de um período. Considere para tal uma seqüência de 4 slots de tempo, um caso inicial sem a adoção de Pipeline e Pipelines de 2 e 3 estágios. 33. O Pipeline referente à questão anterior é um Pipeline idealizado. Cite dois motivos pelos quais, na prática, não se obtém o resultado ilustrado na questão anterior. Helcio Wagner da Silva Página 5

Documentos relacionados

2ª Lista de Exercícios de Arquitetura de Computadores

2ª Lista de Exercícios de Arquitetura de Computadores Questões 1. Um microprocessador realiza uma sondagem periódica (polling) junto a um módulo de E/S a cada 0,5 ms. Cada sondagem em si gasta 500 ciclos.