Sistemas Digitais (SD)

Documentos relacionados
Sistemas Digitais (SD) Contadores

Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Definições

Sistemas Digitais (SD)

Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Microprograma

SISTEMAS DIGITAIS (SD)

Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Circuito de Dados e Circuito de Controlo

SISTEMAS DIGITAIS (SD)

SISTEMAS DIGITAIS (SD)

SISTEMAS DIGITAIS (SD)

SISTEMAS DIGITAIS (SD)

Sistemas Digitais (SD)

Sistemas Digitais (SD) Unidade Lógica e Aritmética

Sistemas Digitais (SD) Aula de Problemas P6 1ª Parte

Sistemas Digitais (SD) Memórias

Sistemas Digitais (SD)

Sistemas Digitais (SD) Circuitos combinatórios: somadores, subtractores e comparadores

SISTEMAS DIGITAIS (SD)

SISTEMAS DIGITAIS (SD)

SISTEMAS DIGITAIS (SD)

SISTEMAS DIGITAIS (SD)

SISTEMAS DIGITAIS CONTADORES

SISTEMAS DIGITAIS (SD)

Sistemas Digitais (SD) Minimização de Funções Booleanas

SISTEMAS DIGITAIS (SD)

SISTEMAS DIGITAIS (SD)

Sistemas Digitais (SD) Sistemas de Numeração e Códigos

Sistemas Digitais (SD) Lógica Programável

SISTEMAS DIGITAIS (SD)

Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores. Sistemas Digitais. 3º Teste 21 de Dezembro de 2005

SISTEMAS DIGITAIS CIRCUITOS SEQUENCIAIS SÍNCRONOS

SISTEMAS DIGITAIS (SD)

Teste 2 Sistemas Digitais - LETI/LEE 2015/16 1. Aluno Nº

Teste 2 Sistemas Digitais - MEEC 2009/10 1

Aluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

a)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar).

INSTITUTO SUPERIOR TÉCNICO. Arquitectura de Computadores (ACom)

Circuitos sequenciais síncronos

Sistemas Digitais (SD) Lógica Programável

Teste 2 Sistemas Digitais - MEEC 2011/12 1. Aluno Nº

SISTEMAS DIGITAIS (SD)

Sistemas Digitais (SD) Elementos de Tecnologia Funções Lógicas

SISTEMAS DIGITAIS II Enunciados de Laboratório

SISTEMAS DIGITAIS (SD)

SISTEMAS DIGITAIS (SD)

Teste 2 Sistemas Digitais - MEEC 2009/10 1. Aluno Nº

Exame 2 Sistemas Digitais - MEEC 2009/10 1

Sistemas Digitais. Módulo 14 Prof. Celso CIRCUITOS SEQÜÊNCIAIS

SISTEMAS DIGITAIS CIRCUITOS SEQUENCIAIS SÍNCRONOS

Aluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

1 REPRESENTAÇÃO DIGITAL DE INFORMAÇÃO Bases de Numeração Representação de Números em Base 2 5

Sistemas Digitais. Planificação das aulas teóricas e aulas práticas Ano Lectivo 2005/ 2006

Sistemas Digitais LETI, LEE (2014/15 1º Sem.)

ELT601 Eletrônica Digital II

Sistemas Digitais (SD) Unidade Lógica e Aritmética

ENGª DE ELECTRÓNICA E COMPUTADORES

2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m

Trabalho Prático Nº 8

Antes de começar o exame leia atentamente esta folha de rosto

Aula 18. Máquina de Estados Parte 2. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira

A) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D

Exame de 1ª Época - 23 de Janeiro de Antes de começar o exame leia atentamente esta folha de rosto

Circuitos sequenciais síncronos

Divisão de Engenharia Eletrônica Laboratório de ELE-20

Exame 2 Sistemas Digitais - MEEC 2008/9 1. Aluno Nº

Circuitos Sequenciais Escola Naval - Dep. Armas e Electrónica v

Sistemas Digitais LETI, LEE (2016/17 1º Sem.)

Síntese de circuitos sequenciais síncronos(máquinas de estados finitos)

Arquitectura de Computadores (ACom)

Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores Licenciatura em Engenharia Física Tecnológica

SISTEMAS DIGITAIS CIRCUITOS SEQUENCIAIS SÍNCRONOS

2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m

Teste 2 Sistemas Digitais - MEEC 2011/12 1

Análise de Circuitos Sequënciais Máquinas de Mealy e Moore

Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação

Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores.

Antes de começar o exame leia atentamente esta folha de rosto

Eletrónica Digital. Fundamentos e Projeto. Acxcro MANUEL RAPOSO AMARAL. EDIÇÕES SíLABO

Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória interna.

Sistemas Digitais (SD) Circuitos combinatórios: descodificadores, codificadores, multiplexers e demultiplexers

SISTEMAS DIGITAIS CONTADORES

Eletrônica Digital II

Teste 3 Sistemas Digitais - MEEC 2006/7 1

Sistemas Digitais Circuitos Sequenciais Básicos (Latches e Flip-Flops) Horácio Neto Nuno Horta João Paulo Carvalho

Registos. Registos de dados ( registers )

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

EELi02. Prof. Vinícius Valamiel

Antes de começar o exame leia atentamente esta folha de rosto

Antes de começar o exame leia atentamente esta folha de rosto

Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores.

Exame de 2ª Época - 8 de Fevereiro de Antes de começar o exame leia atentamente esta folha de rosto

2º TESTE (Questões 5, 6, 7, 8 e 9)... 1h30m EXAME (Questões 1 a 9)... 2h30m

Laboratório 6 (Trabalho com Relatório) Semana 25 de Outubro a 29 de Outubro

SISTEMAS DIGITAIS MEEC de Janeiro de 2014, 11:30

REFERENCIAIS DO CURSO CERTIFICADO DE NÍVEL 4 ELECTRÓNICA DIGITAL (75 H)

Sistemas Digitais Planificação das aulas teóricas e aulas práticas Ano Lectivo 2006/ 2007

Exame 1 Sistemas Digitais - MEEC 2009/10 1. Aluno Nº

Transcrição:

Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Projecto utilizando contadores Entradas Primárias CTR DIV 8 5CT=0 M1[Load] M2[Count] 3CT=7 G3 G4 C5/2,3,4+ 1,5D 1, 2D [1] [2] [4] 1 2 4 /Y 0 1 2 3 4 5 6 7 E0 E1 E2 E3 E4 E5 E6 E7 Circuito Combinatório Saídas Primárias Inc/Load

Aula Anterior Na aula anterior: Especificação e projecto de circuitos sequenciais síncronos: Minimização do número de estados Exemplo (Mealy) 2

Planeamento SEMANA TEÓRICA 1 TEÓRICA 2 PROBLEMAS/LABORATÓRIO 20/Fev a 24/Fev Introdução Sistemas de Numeração 27/Fev a 03/Mar CARNAVAL Álgebra de Boole 06/Fev a 10/Mar Elementos de Tecnologia Funções Lógicas P0 13/Mar a 17/Mar Minimização de Funções Minimização de Funções L0 20/Mar a 24/Mar Def. Circuito Combinatório; Análise Temporal Circuitos Combinatórios P1 27/Mar a 31/Mar Circuitos Combinatórios Circuitos Combinatórios L1 03/Abr a 07/Abr Circuitos Sequenciais: Latches Circuitos Sequenciais: Flip-Flops P2 10/Abr a 14/Abr FÉRIAS DA PÁSCOA FÉRIAS DA PÁSCOA 17/Abr a 21/Abr Caracterização Temporal Registos L2 24/Abr a 28/Abr 01/Mai a 05/Mai 08/Mai a 12/Mai 15/Mai a 19/Mai 22/Mai a 26/Mai 29/Mai a 02/Jun 25 DE ABRIL Contadores P3 Síntese de Circuitos Sequenciais Síncronos Síntese de Circuitos Sequenciais Síncronos Exercícios Teste 1 Síntese de Circuitos Sequenciais Síncronos P4 Máq. Estado Microprogramadas: Circuito de Memórias Dados e Circuito de Controlo Circuitos de Controlo, Transferência e Máq. Estado Microprogramadas: Microprograma Processamento de Dados de um Processador Lógica Programável P6 L5 L3 L4 P5 3

Sumário Tema da aula de hoje: Exemplo (Moore) Projecto de circuitos sequenciais baseados em contadores Bibliografia: M. Mano, C. Kime: Secções 5.4 a 5.7 G. Arroz, J. Monteiro, A. Oliveira: Secção 7.1 a 7.5 4

Síntese de Circuitos Síncronos Exemplo: Projecto de um Contador Ascendente/Descendente Síncrono de Módulo 5 (PADM5) Diagrama de Estados M=1 3 4 5 6 7 M=0 Estado Presente (n) Tabela de Transição de Estados Estado Seguinte (n+1) M=0 M=1 Q2 Q1 Q0 Q2 Q1 Q0 Q2 Q1 Q0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 0 1 1 5

Síntese de Circuitos Síncronos Contadores PADM5 (cont) Síntese das Funções de Entrada do FF0 Estado Presente (n) Q(n+1) = D(n) M=0 M=1 Q2 Q1 Q0 D2 D1 D0 D2 D1 D0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 0 1 1 M Q 1 Q 0 Q 00 2 01 11 10 00 1 01 1 0 0 1 11 1 0 1 1 10 0 D 0 M Q2 Q1 Q0 M Q2 6

Síntese de Circuitos Síncronos Contadores PADM5 (cont) Síntese das Funções de Entrada do FF1 Estado Presente (n) Q(n+1) = D(n) M=0 M=1 Q2 Q1 Q0 D2 D1 D0 D2 D1 D0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 0 1 1 Q 1 Q 0 M Q 2 00 01 00 01 11 10 1 0 0 1 11 10 1 1 0 1 1 0 D 1 M Q1 Q0 M Q1 Q0 M Q1 Q0 M Q2 Q1 7

Síntese de Circuitos Síncronos Contadores PADM5 (cont) Síntese das Funções de Entrada do FF2 Estado Presente (n) Q(n+1) = D(n) M=0 M=1 Q2 Q1 Q0 D2 D1 D0 D2 D1 D0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 0 1 1 Q 1 Q 0 M Q 2 00 01 00 01 11 10 0 1 1 1 11 10 1 1 1 0 1 1 D M Q Q Q M Q 2 2 1 0 1 Q0 8

Síntese de Circuitos Síncronos Contadores PADM5 (cont) Diagrama Lógico 9

Síntese de Circuitos Síncronos Contadores PADM5 (cont) O que acontece se a máquina transitar para um estado fora da gama prevista (lock-out)? Diagrama de Estados? M=1 3 4 5 6 7 M=0 0 1? 2? 10

Lock-Out LOCK-OUT (revisão) Estados de LOCK-OUT: no caso de não serem utilizados todos os estados disponíveis, pode ocorrer a situação do contador se encontrar num estado não desejado (fora da sequência de contagem) devido a ruído no circuito ou à não imposição de estado inicial. Nessa situação ou o contador entra na sequência de contagem pretendida ou fica indefinidamente no exterior (Lock-Out). Exemplo de Lock-Out (1) Exemplo de Lock-Out (2) M=0;1 2 M=1 3 4 5 6 7 M=0 M=1 M=0 1 0 M=1 M=0 M=0 M=1 0 1 2 M=1 M=0 M=1 3 4 5 6 7 M=0 11

Lock-Out LOCK-OUT (revisão) Solução 1: impor a transição de qualquer estado externo para um estado da sequência de contagem Solução 2: considerar uma entrada extra, de inicialização, que coloque o sistema num dos estados de contagem pretendido. Exemplo de Lock-Out (1) Exemplo de Lock-Out (2) M=0;1 2 M=1 3 4 5 6 7 M=0 M=1 M=0 1 0 M=1 M=0 M=0 M=1 0 1 2 M=0 M=1 M=1 3 4 5 6 7 M=0 12

Síntese de Circuitos Síncronos Contadores PADM5 (cont) O que acontece se a máquina transitar para um estado fora da gama prevista (lock-out)? Diagrama de Estados? M=1 3 4 5 6 7 M=0 0 1? 2? 13

Síntese de Circuitos Síncronos Contadores PADM5 (cont) O que acontece se a máquina transitar para um estado fora da gama prevista (lock-out)? D D D Funções de Excitação dos FFs M Q Q Q M Q 2 2 1 0 1 Q0 1 M Q1 Q0 M Q1 Q0 M Q1 Q0 M Q2 Q1 0 M Q2 Q1 Q0 M Q2 Estados fora da gama prevista Tabela de Transição de Estados Estado Presente (n) Q(n+1) = D(n) M=0 M=1 Q2 Q1 Q0 D2 D1 D0 D2 D1 D0 0 0 0 0 1 1 1 0 1 0 0 1 1 0 1 1 1 0 0 1 0 1 0 1 1 0 1 0 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 0 1 1 14

Síntese de Circuitos Síncronos Contadores PADM5 (cont) O que acontece se a máquina transitar para um estado fora da gama prevista (lock-out)? M=0 0 M=1 2 M=1 3 4 5 6 7 M=0 M=0 1 M=1 Os estados, não considerados para efeito da contagem (S0,S1 e S2), permitem passar a máquina para a sequência de contagem pretendida ao fim de um ciclo de relógio. 15

Síntese de Circuitos Síncronos Contadores PADM5 (cont) Projecto com Flip-Flops JK Diagrama de Estados M=1 3 4 5 6 7 M=0 Estado Presente (n) Tabela de Transição de Estados Estado Seguinte (n+1) M=0 M=1 Q2 Q1 Q0 Q2 Q1 Q0 Q2 Q1 Q0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 0 1 1 16

Síntese de Circuitos Síncronos Contadores PADM5 (cont) Projecto com Flip-Flops JK Tabela de Excitação do FF JK Q n Q n+1 J K 0 0 0 0 1 1 1 0 1 1 1 0 Estado Presente (n) Tabela de Transição de Estados Estado Seguinte (n+1) M=0 M=1 Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 0 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 1 0 1 1 1 0 0 17

Síntese de Circuitos Síncronos Contadores PADM5 (cont) Síntese das Funções de Entrada do FF0: J0 e K0 Estado Presente (n) Estado Seguinte (n+1) M=0 M=1 Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 0 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 1 0 1 1 1 0 0 Q 1 Q 0 M Q 2 00 01 00 J 0 : K 0 : 01 11 1 1 11 10 1 1 Q 1 Q 0 M Q 2 00 01 00 01 11 1 1 11 10 0 1 0 J K 0 1 0 Q 1 M Q 2 M Q 2 10 10 1 18

Síntese de Circuitos Síncronos Contadores PADM5 (cont) Síntese das Funções de Entrada do FF1: J1 e K1 Estado Presente (n) Estado Seguinte (n+1) M=0 M=1 Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 0 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 1 0 1 1 1 0 0 Q 1 Q 0 M Q 2 00 01 00 J 1 : K 1 : 01 11 1 0 0 1 11 10 Q 1 Q 0 M Q 2 00 01 00 01 11 11 10 0 0 1 0 0 J 1 K 1 M Q 0 M Q 0 MQ 0 M Q 2 10 10 1 19

Síntese de Circuitos Síncronos Contadores PADM5 (cont) Síntese das Funções de Entrada do FF2: J2 e K2 Estado Presente (n) Estado Seguinte (n+1) M=0 M=1 Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 0 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 1 0 1 1 1 0 0 Q 1 Q 0 M Q 2 00 01 00 J 2 : K 2 : 01 11 11 10 1 Q 1 Q 0 M Q 2 00 01 00 01 11 1 0 0 0 11 10 0 0 1 0 J K 2 1 2 M Q Q 1 0 M Q Q 1 0 10 1 10 20

CONTROLADORES BASEADOS EM CONTADORES 21

Controladores Baseados em Contadores Exemplo: sistema de controlo de passagem de nível Premissas: Via férrea única Os automóveis não devem atravessar a linha enquanto o comboio se aproxima Dois sensores (S1 e S2), activados quando o comboio passa nas respectivas posições Sensores suficientemente afastados da passagem de nível 22

Controladores Baseados em Contadores Exemplo: sistema de controlo de passagem de nível Funcionamento: Semáforos verdes, até que um comboio se aproxima, activando um dos sensores; Quando é detectada a aproximação de um comboio, os semáforos devem passar para amarelo e manter-se em amarelo durante um tempo pré-determinado, após o qual mudam para vermelho; Os semáforos devem manter-se vermelhos até que o comboio active o sensor do lado oposto aquele que activou quando se aproximou, mudando novamente para verde quando isso se verificar. 23

Controladores Baseados em Contadores Exemplo: sistema de controlo de passagem de nível Funcionamento (cont.): Para controlar o tempo que os semáforos devem ficar amarelos, o controlador tem acesso a um contador, que aceita uma entrada de Reset (ArranqueTemp) e que gera na sua saída um valor 1, quando passou o tempo desejado para a duração do sinal amarelo; 24

Controladores Baseados em Contadores Exemplo: sistema de controlo de passagem de nível Simplificações: Sendo uma linha de via única, nunca aparecem ao mesmo tempo comboios nas duas direcções; Os comboios nunca mudam de direcção; Os sensores são activados apenas por comboios. 25

Controladores Baseados em Contadores Exemplo: sistema de controlo de passagem de nível Entradas: S1 S2 Temp (tempo expirou) Saídas: Verde Amarelo Vermelho ArranqueTemp (inicia tempo) 26

Fluxograma Exemplo: sistema de controlo de passagem de nível Nome do estado Fluxograma Entradas: S1 S2 Temp (tempo expirou) Condição Saídas condicionais Saídas: Verde Amarelo Vermelho ArranqueTemp (inicia tempo) Saídas activas 27

Diagrama de Estados Exemplo: sistema de controlo de passagem de nível Entradas: S1 S2 Temp (tempo expirou) Diagrama de Estados Saídas: Verde Amarelo Vermelho ArranqueTemp (inicia tempo) 28

Controladores Baseados em Contadores Controladores baseados em contadores Observações: Muitos circuitos de controlo caracterizam-se por sequências mais ou menos regulares de estados nos fluxogramas/diagramas de estado que caracterizam o seu funcionamento Muitos circuitos de controlo possuem um número elevado de entradas e um número elevado de saídas. Contudo: o o número de entradas amostradas em cada estado é frequentemente muito inferior; o o número de saídas activas em cada estado é, em geral, uma pequena fracção do número total de saídas do circuito. Exemplos: sinais de carregamento de registos controlos de encaminhamento de dados que apenas estão activos numa pequena fracção dos instantes de tempo necessários ao funcionamento. 29

Fluxograma Exemplo: sistema de controlo de passagem de nível Codificação do estado Sequência regular de estados + Poucas entradas amostradas em cada estado + Poucas saídas activas em cada estado Implementação: Contador + Descodificador 30

Controladores Baseados em Contadores Exemplo: sistema de controlo de passagem de nível Descodificador Contador Clear Increment Load ArranqueTemp 31

Controladores Baseados em Contadores Exemplo: sistema de controlo de passagem de nível O contador transita para o estado 000 (Clear) a partir de um outro estado quando está no: Estado E2 e S2=1 Estado E4 e S1=1 ArranqueTemp 32

Controladores Baseados em Contadores Exemplo: sistema de controlo de passagem de nível O contador deverá saltar directamente para o estado 011 (Load) quando está no estado E0 e S1=0 e S2=1 ArranqueTemp 33

Controladores Baseados em Contadores Exemplo: sistema de controlo de passagem de nível O contador deverá contar (Inc) quando está no: Estado E0 e S1=1 Estado E1 e Temp=1 Estado E3 e Temp=1 ArranqueTemp 34

Controladores Baseados em Contadores Exemplo: sistema de controlo de passagem de nível Saídas: Verde=1 quando E0 Amarelo=1 quando E1 ou E3 Vermelho=1 quando E2 ou E4 ArranqueTemp 35

Controladores Baseados em Contadores Exemplo: sistema de controlo de passagem de nível Exercício: O circuito tem um erro no cálculo do valor da saída ArranqueTemp. Qual é a solução correcta? ArranqueTemp 36

Controladores Baseados em Contadores Configuração genérica baseada em contador + descodificador Entradas Primárias CTR DIV 8 5CT=0 M1[Load] M2[Count] 3CT=7 G3 G4 C5/2,3,4+ 1,5D 1, 2D [1] [2] [4] 1 2 4 /Y 0 1 2 3 4 5 6 7 E0 E1 E2 E3 E4 E5 E6 E7 Circuito Combinatório Saídas Primárias Inc/Load 37

Controladores Baseados em Contadores Configuração genérica baseada em registos de deslocamento Entradas Primárias S0 S1 CP 0 SRG 4 1 M _0 3 C4/1 /2 Serial_IN D3 D2 1, 4D 3, 4D 3, 4D Q3 Q2 E0 E1 D1 D0 Serial_IN 3, 4D 3, 4D 2, 4D Q1 Q0 E2 E3 S0 S1 CP 0 SRG 4 1 M _0 3 C4/1 /2 Circuito Combinatório Saídas Primárias Serial_IN 1, 4D D3 3, 4D D2 3, 4D Q3 Q2 E4 E5 D1 D0 Serial_IN 3, 4D 3, 4D 2, 4D Q1 Q0 E6 E7 Shift/Load 38

Próxima Aula Tema da Próxima Aula: Memórias: Circuitos e tecnologias de memória: o RAM: Estática Dinâmica o ROM Planos de memória Mapa de memória Hierarquia de memória 39

Agradecimentos Algumas páginas desta apresentação resultam da compilação de várias contribuições produzidas por: Nuno Roma Guilherme Arroz Horácio Neto Nuno Horta Pedro Tomás 40