Arquitetura e Organização de Computadores 2

Transcrição

1 Arquitetura e Organização de Computadores 2 Fundamentos do Projeto e Análise Quantitativa: Energia x Potência; Confiabilidade e Disponibilidade; Custo Arquitetura e Organização de Computadores Este curso é um estudo da organização e arquitetura dos sistemas computacionaisda atualidade. Será dada ênfase para a função e operação da Unidade Central de Processamento(CPU), incluindo a arquitetura do conjunto de instruções(isa), ciclo de execução de instruções, o controle micro programado e o desenvolvimento de técnicas para aumento de desempenho nas arquiteturas. Ao final do curso, o aluno terá condições de entender os conceitos que fundamentam as arquiteturas avançadas de computadores. 2

2 Introdução Background: Arquitetura e Organização de Computadores 1 Bibliografia: David A. Patterson e John L. Hennessy Arquitetura de Computadores: uma abordagem quantitativa, 5a. Edição - Campus Tópicos: desempenho/custo/potência paralelismo em nível de instruções (Instruction level parallelism - ilp) ilp dinâmico e estático 3 Fundamentos do Projeto e Análise Quantitativa Tendências tecnológicas Aumentos de desempenho: Avanços na tecnologia de semicondutores Diminuição do tamanho do elemento lógico, aumento da velocidade do clock. Avanços na arquitetura dos computadores Disponibilizada pelos compiladores HLL, UNIX Orientado as arquiteturas RISC Colocando tudo junto temos: Computadores pequenos e leves (Lightweight computers) Linguagens de programação gerenciada/interpretada orientadas a produtividade (productivity-based) 4

3 Evolução do Desempenho do Processador 5 Source: H&P textbook Notas Crescimento de 52% ao ano é atribuído a inovações arquitetônicas e organizacionais avançadas e altas taxas de clock. (25x higher speed) Garantiu a supremacia dos microcomputadores baseados em um único processador (PCs). Minicomputadores foram substituídos por microcomputadores, Mainframes e até supercomputadores foram substituídos pela união de microcomputadores. A arquitetura de computadores, portanto precisa se adequar as novas tendências. 6

4 Notas O crescimento de 22% ao ano é decorrente de uma processo de paralelização através da técnica de multicores. A redução da taxa de crescimento é devido a: Superaquecimento, necessidade de ventilação. Saturação do paralelismo a nível de instrução. Saturação da velocidade da memória. Em anos recentes o aumento da velocidade de clocktem caído a 1% ao ano. Lei de Moore: o número de transistores em um único chip dobram no período de 18 a 24 meses. 7 Notas Intel em 2004 anunciou que abandonou o projeto de novo processador mais veloz e passou a garantir maior perfomance através de múltiplos processadores por chip. Portanto, as novas arquiteturas deixaram de focar em paralelismo a nível de instrução (ILP) para focar em paralelismo a nível de thread (TLP) e paralelismo a nível de dados (DLP) Atualmente o ILP é feito implicitamente, de modo transparente ao programador, diferentemente do TLP e DLP, onde o programador necessita explicitar. 8

5 Crescimento da taxa de clock (clock speed) 9 Source: H&P textbook Tendências recentes do Microprocessador Transistors: 1.43x / year Cores: x Performance: 1.15x Frequency: 1.05x Power: 1.04x Source: Micron University Symp.

6 Tendências na tecnologia Tecnologia do circuito lógico integrado a densidade de transistores aumenta em cerca de 35% ao ano e o tamanho do die (encapsulamento) variando de 10-20% ao ano... mais funcionalidades A velocidade dos transistores melhora linearmente com o tamanho (equação complexa envolvendo tensões, resistências, capacitâncias)... o que pode resultar em aumento das taxas de clock! Aumento da capacidade e densidade de memórias DRAMs semicondutoras e flash semicondutoras. Escala de desempenho de transistores e fios atrasos em fios não reduzem na mesma escala dos arasos nos circuitos lógicos. A barreira da potência: não é possível consistentemente operar em frequências altas sem alcançar os limites de potência/térmica. Overclocking: Turbo Mode pode rodar em uma taxa maior de clock por um curto período 11 Tendências Arquiteturais É impossível obter melhorias de desempenho explorando o paralelismo intrínseco das instruções -Instruction-Level parallelism (ILP) Limite alcançado em 2003 Necessidade de novos modelos: Data-level parallelism (DLP) Thread-level parallelism (TLP) Request-level parallelism (RLP) Isso requer reestruturação explícita da aplicação. 12

7 Classes de Computadores Personal Mobile Device(PMD) Smart phones, tablets computers Ênfase na eficiência energética e nas características de tempo-real Desktop Computing Ênfase na relação preço/desempenho Servers Ênfase na disponibilidade, escalabilidade e vazão (througput) Clusters / Warehouse Scale Computers Esado para Software as a Service (SaaS) Ênfase na disponibilidade e na relação preço/desempenho Sub-classes: Supercomputers ênfase no desempenho de ponto flutuante (floating-point) e nas redes de interconeções rápidas. Embedded Computers Ênfase no preço 13 Paralelismo Classes de paralelismo nas aplicações: Data-Level Parallelism(DLP) Task-Level Parallelism(TLP) Classes de paralelismos arquiteturais : Instruction-Level Parallelism(ILP) Vector architectures/graphic Processor Units(GPUs) Thread-Level Parallelism Request-Level Parallelism 14

8 Flynn s Taxonomy Single instruction stream, single data stream (SISD) Traditional model Single instruction stream, multiple data streams (SIMD) Vector architectures Multimedia extensions Graphics processor units Multiple instruction streams, single data stream (MISD) No commercial implementation Multiple instruction streams, multiple data streams (MIMD) Tightly-coupled MIMD Loosely-coupled MIMD 15 O que melhora o desempenho? Nota: sem aumentar a velocidade do clock Realizar maior trabalho por ciclo de clock -- considerando que os transistores são mais rápidos e de maior eficiência energética... Melhorias arquiteturais: descobrir mais paralelismo em uma thread, melhorar a previsão dos desvios, melhorar as políticas de cache, melhorar as organizações de memória, explorar mais o paralelismo em nível de threads, etc... 16

9 Qual é o caminho? Melhorias nas taxas de clock estão diminuindo restrições da eficiência energética. É cada vez mais difícil otimizar o desempenho de um único núcleo de processador (core) Multi-núcleos: cada nova geração de processador acomodará um número maior de núcleos Precisamos de melhores modelos de programação e eficiencia na execução de aplicativos multithreaded Precisamos de uma melhor hierarquia de memória Precisamos de uma maior eficiência energética Em alguns domínios, os núcleos mais simples são atraentes Redução da movimentação de dados 17 Potência e Energia: uma perspectiva de sistema Como um arquiteto de sistema deve pensar sobre o desempenho, a potência e a energia? Qual é a potência máxima que um processador pode exigir? Se um processador tentar obter mais potência do que a fornecida por um sistema de alimentação, em geral o resultado é uma queda de tensão que pode levar a falha do sistema. Solução: indexação da tensão com a redução da taxa de clock. Qual é o consumo de potência sustentado? Projeto Térmico de Potência (Thermal Design Power TDP) Energia e Efiência Energética: Potência é energia por unidade de tempo 1 watt = 1 joule por segundo 18

10 Potência Intel consumia ~ 2 W 3.3 GHz Intel Core i7 consome 130 W O calor deve ser dissipado em um chip de área 1.5 x 1.5 cm. Esse é o limite para a refrigeração a ar. 19 Potência x Energia Qual é a métrica correta para comparar processadores: energia ou potência? em geral, a energiasempre é a métrica melhor. A energia mostra o custo real para realizar uma tarefa. Exemplo: Se um processador A consome 1.2x a potência do processador B, mas finaliza a tarefa em tempo 30% menor, sua energia relativa é 1.2 X 0.7 = 0.84; Portanto, o processador A é melhor, considerando que 1.2x pteência poderá ser suportada pelo sistema. 20

11 Energia Dinâmica Para oschips CMOS, o consumode energiadominante tem ocorrido no chaveamento dos transistores, também chamada de energia dinâmica. Energia dinâmica Carga capacitiva xvoltagem 2 Considerandoo pulsode transiçãológicade 010 ou010 A energiade um únicatransição(01 ou10) é, então: Energia dinâmica ½ Carga capacitiva xvoltagem 2 A potêncianecessáriaportransistor é somenteo produtoda energiade umatransiçãomultiplicadapela frequência das transições Potência dinâmica ½ Carga capacitiva xvoltagem 2 x Frequenciade Chaveamento 21 A Questão do Consumo de Energia Potência dinâmica ½ Carga capacitiva xvoltagem 2 x Frequênciade Chaveamento A capacitância dos transistores e os níveis de tensão (voltagem) estão reduzindo, mas a densidade de transistores estáaumentandoemtaxasmuitoelevadas; assim, a velocidade de clock não deve ser alterada(kept steady) A potênciade fugaestásubindo; é funçãoda quantidadede transistores, corrente de fuga e fonte de tensão(voltagem). O consumode energianosprocessadoresde alto desemepenho está na faixa de W Energy = power x time = (dynpower+ lkgpower) x time 22

12 Reduzindo Potência e Energia Distribuir a potência, retirar o calor e impedir pontos quentes tem se tornado desafios cada vez mais difíceis. Segredo: melhorar a eficiência energética. Desligar o clock de circuitos inativos (reduz a potência de fuga - leakage) Escalonamento dinâmico de voltagem-frequência Dinamic Voltage-Frequency Scaling DVFS Projetar para o caso típico DFS: Dynamic frequency scaling --only reduces frequency and dynamic power, but hurts energy DVFS: Dynamic voltage and frequency scaling can reduce voltage and frequency by (say) 10%; can slow a program by (say) 8%, but reduce dynamic power by 27%, reduce total power by (say) 23%, reduce total energy by 17% (Note: voltage drop slow transistor freq drop) 23 Outras tendências na tecnologia A densidade DRAM aumenta em 40-60% ao ano, latência tem reduzido em 33% em 10 anos (a barreira da memória!), a largura de banda (bandwidth) tem dobrado com a diminuição da latência. A densidade dos Discos melhoram em 100% todo ano, a melhoria de latência é similar a DRAM. O surgimento da tecnologia NVRAM pode servir de ponte entre a tecnologia DRAM e Hard Disk drives. Novo aspecto: o crescente interesse com a confiabilidade (reliability) transistores menores, operando em baixa tensão, e em grande quantidade). 24

13 Confiabilidade e Disponibilidade Os sistemas alternam dois status de serviço em relação a um SLA Service Level Agreements 1. Realização do Serviço (Service accomplishment) O serviço é realizado conforme especificado 2. Interrupção do Serviço (Service interruption) O serviço entregue é diferente do acordado (SLA) As transições entre os dois status são causadas por falhas (do status 1 para o 2) ou restaurações (do status 2 para o 1). Quantificar essas transições leva às duas principais medidas de dependência: Confiabilidade do módulo Reliability measures continuous service accomplishment and is usually expressed as meantime tofailure(mttf) Disponibilidade do módulo Availabilitymeasuresfractionoftime thatservicematches specifications, expressedas MTTF / (MTTF + MTTR) 25 Custo O Custo é determinado por muitos fatores: volume da produção, curva de aprendizagem (manufacturing maturity), commodities, etc. Um deteminante importante: área do chip Menor área mais chips por wafer Menor área um defeito leva-nos a descartar uma pequena área do wafer, i.e., produção cresce. Roughly speaking, half the area one-third the cost 26

14 Tendências em Custo O mercado de informática funciona como commodity. DRAMs, HDs, monitores, teclados, etc... Todos são padronizados e encontrados similares em qualquer canto e feito por qualquer fabricante. Nos últimos anos, muitos computadores pessoais viraram commodityfocado em vender desktop e laptop com sistema microsoft windows. Como todos os vendedores vendem praticamente a mesma coisa, a competição é altíssima, o que diminui as margens de lucro. Fora o fato da demanda ser altíssima. 27 Custo do circuito integrado O circuito integrado possui o seu custo relativo ascendente Bose-Einstein formula: Defects per unit area = defects per square cm (2010) N = process-complexity factor = (40 nm, 2010) die=molde (processador), wafer=pastilha, yield=rendimento 28

15 Testando o conhecimento Problemas exemplos Problema 1 For a processor running at 100% utilization at 100 W, 20% of the power is attributed to leakage. What is the total power dissipation when the processor is running at 50% utilization? 30

16 Problema 1 For a processor running at 100% utilization at 100 W, 20% of the power is attributed to leakage. What is the total power dissipation when the processor is running at 50% utilization? Total power = dynamic power + leakage power = 80W x 50% + 20W = 60W 31 Problema 2 If processor A consumes 1.4x the power of processor B, but finishes the task in 20% less time, which processor would you pick: (a) if you were constrained by power delivery constraints? (b) if you were trying to minimize energy per operation? (c) if you were trying to minimize response times? 32

17 Problema 2 If processor A consumes 1.4x the power of processor B, but finishes the task in 20% less time, which processor would you pick: (a) if you were constrained by power delivery constraints? Proc-B (b) if you were trying to minimize energy per operation? Proc-A is 1.4x0.8 = 1.12 times the energy of Proc-B (c) if you were trying to minimize response times? Proc-A is faster, but we could scale up the frequency (and power) of Proc-B and match Proc-A s response time (while still doing better in terms of power and energy) 33 Problema 3 Processor-A at 3 GHz consumes 80 W of dynamic power and 20 W of static power. It completes a program in 20 seconds. What is the energy consumption if I scale frequency down by 20%? What is the energy consumption if I scale frequency and voltage down by 20%? 34

18 Problema 3 Processor-A at 3 GHz consumes 80 W of dynamic power and 20 W of static power. It completes a program in 20 seconds. What is the energy consumption if I scale frequency down by 20%? New dynamic power = 64W; New static power = 20W New execution time = 25 secs(assuming CPU-bound) Energy = 84 W x 25 secs= 2100 Joules What is the energy consumption if I scale frequency and voltage down by 20%? New DP = 41W; New static power = 16W; New exec time = 25 secs; Energy = 1425 Joules 35 Continua Tópicosestudados: Energia, Potência, Confiabilidade e Custos Próximostópicos: Benchmark suites, Equação de Desempenho 36