Achieving Interoperability between SystemC and System#

Transcrição

1 FACULDADE DE ENGENHARIA DA UNIVERSIDADE DO PORTO Achieving Interoperability between SystemC and System# Mário Lopes Ferreira PREPARAÇÃO DA DISSERTAÇÃO - RELATÓRIO DE PROGRESSO Orientador: Prof. João Canas Ferreira 14 de Dezembro de 2012

2

3 Achieving Interoperability between SystemC and System# Mário Lopes Ferreira PREPARAÇÃO DA DISSERTAÇÃO - RELATÓRIO DE PROGRESSO 14 de Dezembro de 2012

4

5 Abreviaturas e Símbolos SLDL IPC ESS System Level Description Language / System Level Design Language Inter-Process Communication Embedded Systems and Sensors Engineering i

6

7 Capítulo 1 Relatório de Progresso O presente documento é constituído por um único capítulo que consiste no Relatório de Progresso das actividades desenvolvidas até á data. Inclui também breves descrições do âmbito, objectivos e motivação do trabalho a desenvolver. 1.1 Âmbito Este Relatório de Progresso surge no âmbito da unidade curricular de Preparação para a Dissertação, parte integrante do Mestrado Integrado em Engenharia Electrotécnica e de Computadores da Faculdade de Engenharia da Universidade do Porto. O trabalho visado neste relatório compreende as actividades efectuadas até á data, com vista á preparação do trabalho que culminará no desenvolvimento de um projecto semestral referente á Dissertação final do Mestrado Integrado em Engenharia Electrotécnica e de Computadores. O trabalho a desenvolver é parte integrante do projecto SimCelerate, fruto de uma parceria entre FZI - Forschungszentrum Informatik - Research Center for Information Technology (sedeado em Karlsruhe), ITI GmbH (sedeado em Dresden) e SET GmbH - smart embedded technologies (sedeado em Wangen). 1.2 Objectivo O trabalho a desenvolver visa o desenvolvimento e validação de conceitos de Co-Projecto e Co-Simulação entre duas System Level Design Languages - SystemC e System# - de forma a atingir um grau de Interoperabilidade entre projectos e/ou componentes definidos nestas plataformas. Neste sentido, pretende-se implementar a geração de código SystemC a partir de projectos System#, bem como a Co-Simulação SystemC/System# através de mecanismos de IPC. 1

8 2 Relatório de Progresso 1.3 Motivação Nas últimas décadas, os avanços tecnológicos no campo dos Sistema Embarcados tornaram possível a produção de sistemas cada vez mais complexos que englobam subsistemas com várias formas (hardware ou software) e que desempenham as mais variadas funções - Sistemas Heterogéneos. Assim, dada a crescente complexidade e heterogeneidade dos Sistemas Embarcados, é plausivel que os diversos componentes de um sistema sejam modelados e simulados individualmente, em diferentes linguagens ou plataformas. Contudo, a simulação e verificação globais de um Sistema Heterogéneo assumem particular importância no ciclo de projecto e produção e, para isso, são necessários mecanismos de Interoperbilidade e Co-Simulação entre os diversos subsistemas que o constituem. 1.4 Trabalho realizado As actividades relativas ao trabalho descrito neste relatório iniciaram-se no dia 24 de Setembro de 2012 e decorrem no Departamento de Sistemas Embarcados e Engenharia de Sensores (ESS) do FZI - Forschungszentrum Informatik - Research Center for Information Technology. De seguida, são apresentadas as actividades efectuadas até à data, no âmbito deste trabalho. Familiarização com SystemC através da leitura de material de estudo e escrita de programas nesta SLDL; Familiarização com System# através da leitura página web e escrita de programas nesta SLDL; Leitura de artigos relacionados com algumas SLDLs (W. Mueller, 2001) 2012) (J. Lapalme, 2004), nomeadamente SystemC, System# e ESys.NET; (C. Koellner, Leitura de artigos relacionados com a Co-Simulação e Interoperabilidade de Sistemas Heterogéneos, com destaque para o (M. Dubois) (M. Dubois, 2006) (L. Benini, 2005); Estudo mais aprofundado do mecanismo de geração de VHDL sintetizável incluida na plataforma System#; Identificação e Comparação de elementos e conceitos nas SLDL SystemC e System#, como ponto de partida para a geração de código SystemC a partir de projectos System#; Início da implementação da geração de código SystemC a partir de projectos System#, adaptando o mecanismo de geração de VHDL sintetizável preexistente na plataforma System#; Pesquisa ed mecanismos de Interoperabilidade e IPC entre C++ e C#, com vista ao levantamento de possíveis metodologias de Co-Simulação e Interoperabilidade entre SystemC e System#;

9 1.5 Avaliação do trabalho realizado 3 Escrita de um pequeno projecto em que um processo C++ e um processo C# comunicam através de Named Pipes, tranferindo dados entre si. 1.5 Avaliação do trabalho realizado A tarefa de geração e código SystemC a partir de projectos System#, que é um dos objectivos deste trabalho, encontra-se num estado que se pode considerar avançado. A plataforma de desenvolvimento System# inclui exemplos de projectos com vista a demonstrar as características e funcionalidades desta SLDL. Esses exemplos apresentam uma complexidade variável e incluem: um simples algoritmo de cáculo do máximo divisor comum entre dois números, um contador, sistema de controle de um barramento de dados com múltiplos bus masters e um bus arbiter e um Bit Serializer/Deserializer. Neste momento, é possível gerar código SystemC para todos estes exemplos. O código gerado compila correctamente e os resultados da Simulação deste código coincidem com os resultados da Simulação dos projectos originais em System#. Relativamente aos mecanismos de IPC entre processos C++ e C#, a abordagem desenvolvida recorrendo a Named Pipes foi apenas testada num cenário de comunicação muito simples em que os processos C++ e C# recebem um valor inteiro, modificam-no e transmitem-no sucessivamente. As alterações a esse valor efectuas por um dos processos é percepcionada correctamente pelo outro processo. Dada a simplicidade da experiência efectuada, ainda não é possivel concluir se o mecanismo de IPC com Named Pipes é adaptável á comunicação entre projectos SystemC e System#. Esta área do projecto não se encontra tão desenvolvida como a geração de código SystemC, mas será alvo de maior atenção nos próximos tempos.

10 4 Relatório de Progresso

11 Referências K. D. Mueller-Glasser C. Koellner, F. Mendonza. Modeling for synthesis with system#. IEEE 26th International Parallel and Distributes Processing Symposium Workshops & PhD Forum, páginas p , G. Nicolescu-L. Charest F. R. Boyer J. P. David G. Bois J. Lapalme, E. M. Aboulhamid. Esys.net: A new solution for embedded systems modeling and simulation. LCTES 04, D. Bruni N. Drago F. Fummi M. Poncino L. Benini, D. Bertozzi. Systemc cosimulation and emulation of multiprocessor soc designs. April E. M. Aboulhamid M. Dubois. Techniques to improve cosimulation and interoperability of heterogeneous models. ICECS 2005, December 11-14th, F. Rosseau M. Dubois, E. M. Aboulhamid. Towards an efficient simulation of multilanguage descriptions of heterogeneous systems. APCCAS 2006, D. Hoffmann J. Gerlach T. Kropf W. Resenstiehl W. Mueller, J. Ruf. The simulation semantics of systemc. IEEE,