MODELAGEM DE TRANSISTORES E DE CIRCUITOS ANALÓGICOS CMOS USANDO VERILOG-AMS

Transcrição

1 MODELAGEM DE TRANSISTORES E DE CIRCUITOS ANALÓGICOS CMOS USANDO VERILOG-AMS I. Autor: Prof. Oscar da Costa Gouveia Filho Departamento de Engenharia Elétrica Universidade Federal do Paraná II. Resumo: Verilog-AMS é uma linguagem de descrição de hardware (HDL) derivada da linguagem Verilog padrão IEEE Esta linguagem foi desenvolvida com o objetivo de permitir a modelagem de sistemas analógicos e de modo misto a partir de uma abordagem top-down, a exemplo do que é feito com os sistemas digitais. Por se tratar de uma linguagem padronizada, a partir de 2003 iniciou-se sua para implementação de modelos compactos de dispositivos semicondutores permitindo uma maior portabilidade dos modelos para diversos simuladores de circuitos. A linguagem também possibilita o desenvolvimento de modelos comportamentais para blocos de circuitos analógicos os quais podem ser usados para tornar mais rápidas as simulações dos sistemas analógicos e de modo misto. Este projeto tem por objetivo implementar o modelo ACM do transistor MOS e macro-modelos de blocos de circuitos analógicos em Verilog-AMS. Os modelos serão desenvolvidos para o simulador SMASH e validados por simulação e experimentalmente. Sua portabilidade será verificada através da implementação dos mesmos modelos no simulador ELDO. III. Objetivos: Este projeto tem dois objetivos básicos: a) implementar um modelo compacto do transistor MOS para simulação de circuitos e b) implementar macro-modelos de circuitos integrados analógicos CMOS usando, em ambos os casos, a linguagem de descrição de hardware (HDL) Verilog-AMS.

2 IV. Justificativas: Os modelos para dispositivos semicondutores e circuitos variam desde modelos microscópicos, baseados em princípios básicos da física de dispositivos, até modelos macroscópicos ou comportamentais, para um circuito integrado completo [1]. Para o propósito de simulação de circuitos os primeiros são computacionalmente complexos enquanto os últimos não são suficientemente exatos. Portanto, para simulação de circuitos, são usados modelos analíticos baseados na física do dispositivo, chamados de modelos compactos. Os modelos compactos procuram um compromisso entre complexidade e exatidão. Um exemplo de modelo compacto é o modelo ACM do transistor MOS [2]. A linguagem padrão para a implementação de modelos compactos em simuladores de circuitos tem sido C, desde o lançamento do SPICE 3, em 1985 [3]. A implementação de modelos compactos em C apresenta uma série de dificuldades. Em geral as pessoas que desenvolvem os modelos não são as mesmas que desenvolvem os simuladores de circuitos. Os primeiros estão ligados principalmente a universidades e a empresas de projeto de circuitos integrados, já os últimos trabalham nas empresas fornecedoras ferramentas de automação de projetos (EDA) [4]. A implementação de modelos em C requer o conhecimento do código interno do simulador de circuitos, o que nem sempre está à disposição do desenvolvedor do modelo, por outro lado nem sempre os fabricantes de simuladores estão interessados na inclusão de novos modelos em seus produtos. Como conseqüência, nem todos os modelos estão instalados em todos os simuladores. Além disso, a correção de erros e a atualização dos modelos para atender avanços da tecnologia demoram a ser implementadas devido à complexidade do processo. Uma maneira de solucionar os problemas de distribuição e atualização de modelos compactos é passar a codificá-los em uma linguagem padrão que seja compatível com a maioria dos simuladores de circuitos disponíveis no mercado. As opções existentes são as linguagens de descrição de hardware (HDL): VHDL-AMS e Verilog-AMS [6]. Portanto, o primeiro objetivo deste projeto é implementar o modelo ACM do transistor MOS em Verilog-AMS, tornando-o compatível com todos os simuladores que suportam esta linguagem. Assim o modelo poderá ser distribuído diretamente aos usuários sem a necessidade da intermediação dos vendedores de EDA. Pretende-se, ainda, implementar

3 as rotinas de extração de parâmetros para este modelo, também em Verilog-AMS, de modo a aumentar o número de usuários do modelo. O segundo objetivo deste projeto é gerar modelos comportamentais para blocos básicos de circuitos analógicos, projetados segundo o modelo ACM do transistor MOS. A geração destes modelos permitirá uma maior velocidade de simulação dos sistemas analógicos compostos por estes blocos, bem como a reutilização de blocos de circuitos em diversos projetos. A modelagem dos circuitos analógicos usando a linguagem Verilog- AMS apresenta, ainda, a vantagem de proteger a propriedade intelectual do projeto dos circuitos, permitindo a distribuição de bibliotecas compiladas com os macro-modelos de circuitos pré-projetados e pré-simulados. V. Material e métodos Como citado no item anterior, a linguagem padrão para implementação de modelos compactos tem sido C. O modelo ACM do transistor MOS está implementado em C no simulador de circuitos SMASH [5]. Este simulador suporta a linguagem de descrição de hardware Verilog-AMS e pode ser, portanto utilizado para o desenvolvimento dos modelos propostos neste projeto. A verificação da validade do modelo compacto do transistor MOS se dará, inicialmente, pela comparação das características do transistor obtidas pelo modelo em Verilog-AMS com aquelas obtidas pelo modelo implementado em C e posteriormente pela medida de transistores de teste. Os modelos comportamentais dos blocos analógicos também serão validados, em uma primeira etapa, por simulação utilizando SMASH e em seguida pela medida em circuitos de teste, projetados especificamente para este fim. Após a validação dos modelos pretende-se implementá-los no simulador de circuitos ELDO (Mentor Graphics), com o objetivo de verificar a portabilidade dos mesmos. Os materiais necessários para a execução do projeto são: computadores pessoais, simulador de circuitos SMASH e simulador de circuitos ELDO, para desenvolvimento e validação inicial dos modelos. Para medida dos elementos de teste serão utilizados analisador de parâmetros de semicondutores (medidas DC), osciloscópios digitais, geradores de sinais e analisador de espectro (medidas AC).

4 Os circuitos de teste deverão ser fabricados através do programa educacional MOSIS de fabricação de circuitos integrados. Este serviço é gratuito para até um circuito por ano. No caso da obtenção de financiamento para o projeto poderão ser fabricados e testados mais circuitos. VI. Cronograma A duração prevista para este projeto é de 24 meses, com início no mês de maio de As atividades a serem realizadas são: 1. Treinamento da equipe nas ferramentas de software; 2. Estudo da linguagem Verilog-AMS; 3. Implementação do modelo ACM em Verilog-AMS no simulador SMASH; 4. Validação da implementação do modelo ACM por simulação; 5. Implementação das rotinas de extração de parâmetros do modelo ACM; 6. Verificação da portabilidade do modelo ACM para o ELDO; 7. Definição dos blocos de circuitos analógicos a serem projetados e modelados; 8. Desenvolvimento dos modelos comportamentais dos circuitos definidos na etapa anterior; 9. Implementação dos modelos desenvolvidos no item 8 no SMASH, em Verilog- AMS; 10. Validação dos modelos comportamentais através de simulação 11. Verificação da portabilidade dos modelos para o ELDO 12. Projeto dos circuito de teste ( layout dos circuitos integrados) 13. Envio para fabricação 14. Medida dos circuitos de teste e validação final dos modelos

5 Tabela 1: Cronograma Atividade Mês X X 2 X X 3 X X X 4 X X X 5 X X X 6 X X X 7 X X 8 X X X X X X X X X X 9 X X X X X X X X X X 10 X X X X X X X X X X 11 X X X X 12 X X X X 13 X X 14 X X X X

6 VII. Referências Bibliográficas [1] Lemaitre, L.; Coram, G.; Mc Andrew, C. and Kundert, K. ; Extensions to Verilog-A to Support Compact Device Modeling; Proceedings of the 2003 International Workshop on Behavioral Modeling and Simulation, Oct pp [2] Cunha,A. I. A.; Schneider, M. C.; and Galup-Montoro, C.; An MOS transistor model for analog circuit design, IEEE J. Solid-State Circuits, vol. 33, no 10, pp , October [3] Coram, G.; How to (and How Not to)write a Compact Model in Verilog-A; Proc IEEE International Behavioral Modeling and Simulation Conference (BMAS 2004), pp [4] Mierzwinski, M.; O Halloran, P. ; Troyanovsky, B. ; Dutton, R.; Changing the Paradigm for Compact Model Integration in Circuit Simulators Using Verilog-A; Nanotech 2005, pp [5] [6] Verilog-AMS Language Reference Manual, Version 2.2, Accellera, November 2004.