Bipide Ambiente de Desenvolvimento Integrado para a Arquitetura dos Processadores BIP

Transcrição

1 Bipide Ambiente de Desenvolvimento Integrado para a Arquitetura dos Processadores BIP Paulo Viníccius Vieira 1, André Luis Alice Raabe 1, Cesar Albenes Zeferino 1 1 Centro de Ciências Tecnológicas da Terra e do Mar (CTTMar) Universidade do Vale do Itajaí (Univali) Rua Uruguai, 458 Caixa Postal Itajaí SC Brasil {pauloviniccius, raabe, zeferino}@univali.br Abstract. Teaching introductory programming generally involves an abstraction level, which is difficult for students with learning disabilities especially in the programming logic. Considering this, a family of processors, called BIP Basic Instruction-set Processor, was developed in order to allow an interdisciplinary approach for teaching initial concepts on the first year of Computer Science undergraduate courses. Therefore, this paper presents an integrated development environment (IDE) which enables the development, implementation and simulation of programs written in structured Portuguese (called Portugol) linking them to the processor architecture of the BIP family. The IDE provides a tool to support the teaching of subjects of introductory programming reducing the abstraction involved in fundamental concepts of programming logic. Resumo. O ensino de conceitos introdutórios de programação costuma apresentar um nível de abstração que prejudica o aprendizado de alunos que apresentam dificuldades em lidar com o raciocínio lógico necessário ao entendimento da lógica de programação. Pensando nesta dificuldade, uma família de processadores denominada BIP Basic Instruction-set Processor, foi desenvolvida visando à integração interdisciplinar e o apoio ao ensino em disciplinas de fases iniciais do curso de Ciência da Computação. Neste contexto este texto apresenta um ambiente de desenvolvimento integrado denominado que possibilita o desenvolvimento, execução e simulação de programas em linguagem Portugol, relacionando-os à arquitetura dos processadores da família BIP. Com isto, disponibiliza-se uma ferramenta de apoio ao ensino das disciplinas de Algoritmos e Programação que auxiliará na redução da abstração envolvida em conceitos fundamentais da lógica de programação, contribuindo para a aprendizagem dos alunos destas disciplinas. 1. Introdução As disciplinas da área de Arquitetura e Organização de Computadores são fundamentais na formação de alunos dos cursos de Ciência da Computação e de Engenharia da Computação. Estas disciplinas permitem estabelecer relações dos conceitos de programação com aspectos concretos do hardware, reduzindo o nível de abstração envolvido e facilitando a aprendizagem dos alunos das fases iniciais do curso [Borges e Silva 2006].

2 Esta abordagem de apresentar noções básicas de arquitetura e organização de computadores no primeiro ano do curso costuma apresentar dois problemas: (i) a falta de uma articulação adequada entre os professores das disciplinas introdutórias a fim de estabelecer uma sincronia na apresentação dos conteúdos; e (ii) a limitação dos modelos de hardware utilizados para a apresentação dos conceitos básicos de arquitetura [Morandi et al. 2006]. Para tentar sanar esta dificuldade, têm sido utilizado durante as aulas iniciais do curso de Ciência da Computação da Universidade A os processadores BIP. Estes processadores, porém, não possuem ferramentas de auxilio que facilitem seu entendimento, o que poderia facilitar sua aplicação e em conseqüência, melhorar a experiência e o aprendizado dos alunos com sua utilização. Neste contexto, este artigo apresenta um ambiente de desenvolvimento integrado denominado Bipide (BIP + IDE), que permite o desenvolvimento de programas em linguagem Portugol e a simulação desses programas, relacionando-os ao modelo de arquitetura dos processadores BIP. 2. BIP Basic Instruction-set Processor A família de processadores BIP foi desenvolvida por pesquisadores do Laboratório de Sistemas Embarcados e Distribuídos (LSED) da Universidade do Vale do Itajaí UNIVALI com o objetivo de desenvolver uma série de processadores de arquitetura simplificada que auxiliassem no aprendizado de Arquitetura e Organização de Computadores e permitissem relacionar os conteúdos de programação em alto nível com sua representação em hardware [Morandi et al. 2006]. Dos três modelos de Processadores definidos, foram escolhidos para utilização neste projeto os dois primeiros: (a) BIP I, com foco no suporte ao entendimento de conceitos como constantes, variáveis, conjuntos de instruções, programação em linguagem de montagem e geração de código em linguagem de máquina; e (b) BIP II, com foco nos conceitos de estruturas de controle para desvios condicionais, incondicionais e laços de repetição. Estes processadores possibilitam apresentar a implementação em hardware de diversas abstrações estudadas nas disciplinas da área de Algoritmos e Programação. [Morandi; Raabe e Zeferino 2006] Arquitetura e Organização dos Processadores BIP Os processadores BIP possuem uma arquitetura orientada a acumulador, onde todas as operações aritméticas e de transferência utilizam este registrador (MORANDI et al., 2006). Sua arquitetura possui um conjunto de instruções com poucos modos de endereçamento e todas as instruções são baseadas neste formato. [Morandi; Raabe e Zeferino 2006]. A arquitetura do BIP I inclui três registradores: PC (Program Counter): aponta para o endereço da próxima instrução; IR (Instruction Register): armazena a instrução que está em execução e; ACC (Accumulator): utilizado para armazenamento de dados durante uma operação. O BIP II possui ainda um registrador de estado (STATUS), o qual possui dois flags utilizados para a execução das instruções de desvio [Morandi; Raabe e Zeferino 2006].

3 A organização dos processadores BIP utiliza a estrutura Harvard, com memórias separadas para dados e instruções, como visto na Figura 1. O processador é dividido em dois blocos: (i) Controle, responsável por gerar sinais de controle para o caminho de dados e atualização do PC; e (ii) Caminho de Dados, que inclui os circuitos necessários para executar a instrução. A organização do BIP II inclui o registrador STATUS e modificações no circuito de atualização do PC. [Morandi; Raabe e Zeferino 2006]. 3. Trabalhos Relacionados Figura 1. Organização do processador BIP II O uso de simuladores é essencial para o ensino adequado da arquitetura de computadores, pois facilita a compreensão do funcionamento dos processadores utilizados. Estes simuladores costumam apresentam uma interface de usuário pouco elaborada e com poucos recursos operacionais, o que pode ocasionar dificuldade em utilizá-los em sala de aula [Borges e Silva 2006], [Borunda; Brewer e Erten 2006]. Com o objetivo de identificar funcionalidades relevantes em ambientes de simulação, foi realizada uma análise das características de alguns simuladores de arquitetura com caráter educacional. Um resumo das funcionalidades identificadas nestes simuladores pode ser visto na Tabela 1, onde são apresentadas também as funcionalidades do ambiente Bipide. Tabela 1. Funcionalidades dos simuladores analisados Características 4AC MipsIt Neander Win R10k Simularq VLIW- DLX Programação em alto nível Programação em assembly Visualização da Memória Visualização dos valores dos registradores Execução Passo a Passo Simulação da Organização Identificação de erros de compilação Alteração de valores em tempo de execução - - Arquivos de Ajuda Bipide

4 4. Bipide O ambiente Bipide insere-se no contexto acima apresentado e disponibiliza um ambiente de desenvolvimento integrado que possibilita o desenvolvimento, execução e simulação de programas em linguagem Portugol, relacionando estes programas à arquitetura dos processadores BIP. O ambiente Bipide é composto por: (i) um editor de textos destinado ao desenvolvimento de programas em linguagem Portugol; (ii) um compilador que traduz a linguagem Portugol para assembly dos processadores BIP; (iii) um simulador dos processadores BIP I e BIP II capaz de simular as instruções destes processadores exibindo graficamente sua execução por meio de animações; e (iv) um módulo de ajuda composto por informações teóricas relacionadas à Arquitetura e Organização dos processadores BIP e funcionalidades do sistema Projeto A experiência descrita acima e a análise de ferramentas de simulação de arquitetura levou ao desenvolvimento do projeto aqui apresentado. Foram definidos os requisitos do sistema, diagramas de caso de uso, protótipos de interface e a descrição da gramática a ser utilizada para a construção do compilador. Os requisitos considerados para o desenvolvimento da IDE incluem: O sistema deverá permitir ao usuário escrever e compilar programas em linguagem Portugol. O Sistema deverá indicar os erros encontrados no programa durante a compilação. O sistema deverá permitir a execução do programa passo a passo. O sistema deverá gerar código de máquina, para os processadores BIP I e BIP II. O sistema deverá simular o funcionamento do programa sobre a arquitetura dos processadores BIP I e BIP II Implementação Para a implementação do Bipide utilizou-se duas ferramentas de desenvolvimento de software: Visual Studio 2008 [Microsoft Corporation 2009b] e Expression Blend 2 [Microsoft Corporation 2009a]. O Visual Studio 2008 foi utilizado para a implementação da interface e das classes que compõem o sistema em linguagem C#. Os elementos gráficos e animações que compõem o simulador do processador BIP foram desenvolvidos em WPF 1 (Windows Presentation Foundation) através da ferramenta Expression Blend 2. Esta ferramenta apresenta uma interface orientada por design para aplicações baseadas na linguagem XAML (extensible Application Markup Language) e apresenta compatibilidade com a ferramenta Visual Studio O Windows Presentation Foundation (WPF) é uma tecnologia da Microsoft para desenvolvimento de aplicativos e interfaces. Sua utilização permite a construção de aplicações que possibilitam uma melhor experiência do usuário devido à possibilidade destas aplicações possuírem uma interface gráfica rica e interativa

5 A ferramenta para geração de compiladores ANTLRWorks [Parr 2009] foi utilizada para a implementação do compilador, através da qual foi possível gerar o analisador léxico e sintático do compilador. Também foram definidas através do ANTLRWorks as ações semânticas necessárias para a etapa de geração de código do compilador. Utilizou-se o editor FireEdit [The Code Project 2009] para a implementação do editor de código. Este editor apresenta algumas funcionalidades que auxiliam a escrita de programas como, por exemplo, a utilização de diferentes cores para identificar palavras reservadas e símbolos da linguagem (syntax highlighting) e identificação de aberturas e fechamentos de parênteses Visão Geral das Funcionalidades e dos Aspectos da Interface Gráfica O Bipide apresenta três módulos principais: (i) Programação, onde o usuário poderá escrever e compilar programas; (ii) Simulação, onde poderão ser simulados os programas desenvolvidos; e (iii) Ajuda, onde são apresentadas informações a respeito das funcionalidades do sistema e sobre a arquitetura e organização dos processadores BIP. Para organização dos módulos dentro do ambiente utilizou-se o recurso de abas. Na parte superior da interface são apresentados os painéis de opções através dos quais o usuário pode interagir com o sistema e ter acesso as suas funcionalidades. A Figura 2 apresenta a interface do módulo de programação. Figura 2. Interface do módulo de programação O módulo de programação oferece ao usuário recursos e funcionalidades típicas de editores de código fonte como, por exemplo, identificação de palavras reservadas e símbolos da linguagem. Oferece ainda opções de gerenciamento e edição de arquivos (Abrir, Salvar, Copiar, etc.) Na parte inferior do módulo são exibidas mensagens de erro ocorridas durante a compilação do programa e outras mensagens que sejam relevantes ao desenvolvimento do programa.

6 No ambiente de simulação, ilustrado na Figura 3, o usuário poderá executar o programa passo a passo e simular sua execução nos processadores BIP I e BIP II. Na parte superior são exibidos o código do programa em linguagem alto nível e o código assembly correspondente que foi gerado durante a compilação do programa. Durante a simulação, a linha do programa Portugol que está sendo executada é destacada, assim como é destacado também o conjunto de instruções assembly que correspondem a esta instrução Portugol. Desta forma permite-se ao usuário verificar quais instruções assembly geradas correspondem àquela linha do programa. Figura 3. Interface do módulo de simulação A simulação do programa é realizada através de animações que representam a execução do programa nos processadores BIP I e BIP II. São representados os registradores especiais do processador, as memórias de dados e instrução e seus respectivos valores. A fim de auxiliar o usuário a compreender o que está ocorrendo no processador, são apresentadas mensagens descrevendo as ações executadas e é possível visualizar informações a respeito dos principais elementos do processador. Também são utilizadas diferentes cores para distinguir os valores que representam endereços de memória e dados. A interface do módulo de simulação foi concebida pensando-se na possibilidade do usuário visualizar, ao mesmo tempo, os três elementos utilizados: linguagem alto nível, linguagem assembly e organização do processador. Isto permite que sejam realizadas comparações e associações entre estes três elementos, colaborando para a redução da abstração apresentada nos conceitos de programação. O módulo de ajuda é composto por informações teóricas a respeito de Arquitetura e Organização de computadores e apresenta descrição dos processadores BIP, auxiliando o usuário a compreender a arquitetura e instruções destes processadores. Este módulo descreve ainda aspectos da interface e opções do ambiente. O Bipide apresenta ajuda sensível ao contexto, acessível através de ícones de ajuda em cada um dos principais elementos da interface, os quais exibem ao usuário informações a respeito destes elementos.

7 4.3. Verificação e Avaliação do Sistema Foram realizados testes e experimentação no sistema, visando a eliminação de erros existentes no projeto e no desenvolvimento. Durante a implementação das ações semânticas do compilador, foi utilizado um conjunto de aplicações Portugol para sua validação. Estes programas foram compilados e os códigos assembly gerados foram analisados e comparados com os resultados esperados. Para a validação do simulador foram realizados testes para verificar a simulação de cada instrução do processador. Um conjunto de instruções assembly foi utilizado para verificar o estado esperado para os registradores e memórias. Este mesmo conjunto de instruções já havia sido utilizado para validação da arquitetura do microcontrolador µbip 2 [Pereira 2008] e, após serem simulados no ambiente Bipide, tiveram os valores resultantes analisados e comparados com o obtido previamente. A avaliação do ambiente consistiu na aplicação de um questionário a alunos da disciplina de Algoritmos e Programação da Universidade do Vale do Itajaí. Este questionário teve como objetivo coletar informações a respeito da utilização do ambiente e possíveis melhorias a serem implementadas no ambiente. Dos 21 alunos que responderam o questionário, 78,10% atribuíram notas entre 8 e 10 para as questões avaliadas. 5. Conclusões Neste artigo foi apresentado o ambiente de desenvolvimento integrado Bipide, planejado para uso em disciplinas introdutórias de Algoritmos e Programação permitindo relacionar conceitos de Arquitetura de Computadores com a lógica de programação. Espera-se com isto contribuir para a redução da abstração envolvida no ensino da programação e auxiliar o aprendizado de alunos destas disciplinas. Para o desenvolvimento do ambiente foi realizada a especificação de um compilador de Português Estruturado para o assembly dos processadores BIP. Foram especificados também os requisitos e o projeto do ambiente. Através da análise de ferramentas similares pode-se ter noção das características e funcionalidades destas ferramentas, as quais serviram para definir alguns aspectos do ambiente Bipide, de forma que este apresente alguma contribuição enquanto ferramenta educacional. Durante a implementação do ambiente utilizou-se a tecnologia WPF e a ferramenta Expression Blend 2. Ressalta-se a facilidade disponibilizada por estas tecnologias para o desenvolvimento de aplicações que exigem muitos recursos de interface, como a utilização de animações. Estas tecnologias integradas às demais ferramentas e componentes utilizados resultou em uma interface gráfica capaz de proporcionar uma melhor experiência para o usuário, agregando valor ao ambiente desenvolvido. Este trabalho contribui para a integração interdisciplinar, pois é parte integrante de um projeto que visa a utilização dos processadores da família BIP em diferentes fases e disciplinas de cursos de graduação e pós-graduação. Busca-se ainda coletar evidências 2 O µbip é uma terceira versão dos processadores BIP. Ele estende a arquitetura das versões anteriores e acrescenta suporte a instruções de lógica booleana, deslocamento lógico, manipulação de vetores, suporte a procedimentos e funcionalidades típicas de microcontroladores [Pereira 2008].

8 sobre a vantagem em reduzir o nível de abstração envolvido no ensino de programação e elucidar qual o impacto do uso de um modelo simplificado de computador na compreensão de conceitos ligados a esta aprendizagem. Referências Borges, J. A. S., Silva, G. P. (2006) NeanderWin Um simulador didático para uma arquitetura do tipo Acumulador, In: Workshop Sobre Educação em Arquitetura de Computadores, Ouro Preto: SBC. Borunda, P.; Brewer, C.; Erten, C. (2008) GSPIM: graphical visualization tool for MIPS assembly programming and simulation, In: Technical Symposium on Computer Science Education, New York, NY: Acm, p Microsoft Corporation. (2009) Microsoft Expression. June. Microsoft Corporation. (2009) Microsoft Visual Studio, June. Morandi, D. et al. (2006) Um processador básico para o ensino de conceitos de arquitetura e organização de computadores, In: Hífen, Uruguaiana, v. 30, p Morandi, D.; Raabe, A. L. A.; Zeferino, C. A. (2006) Processadores para Ensino de Conceitos Básicos de Arquitetura de Computadores, In: Proceedings of the 18th International Symposium on Computer Architecture and High Performance Computing Workshops, Porto Alegre, SBC, p Parr, T. (2009) ANTLRWorks: The ANTLR GUI Development Environment, June. Pereira, M. C. (2008) µbip: Microcontrolador Básico para o Ensino de Sistemas Embarcados, Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí, Itajaí, The Code Project. (2009) Fireball.CodeEditor, June.