Arquitectura de Computadores (ACom)

Transcrição

1 Arquitectura de Computadores (ACom) EAer Acetatos das Aulas Teóricas Versão 40 - Português Aula N o 25: Título: Sumário: Sistema de Entradas e Saídas e interfaces; periféricos; Exemplos de periféricos 2014/2015 NunoRoma@tecnicoulisboapt

2 Arquitectura de Computadores (ACom) Sistema de Entradas e Saídas Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 1 / 45 Aula Anterior Na aula anterior emória Virtual: Translation Lookaside Buffer (TLB) Interligação emória Virtual - Caches Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 2 / 45

3 Road ap Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 3 / 45 Planeamento Planeamento Semana Teórica 1 Teórica 2 Problemas (P) / Laboratório (L) 16-fev a 20-fev 23-fev a 27-fev 02-mar a 06-mar 09-mar a 13-mar CARNAVAL Apresentação da cadeira; Introdução P0: Revisões SD Instruções Assembly; Operandos e modos de endereçamento; Processador P3 L1: odos de endereçamento Operações lógicas e aritméticas ISA do P3 P1: Assembly do P3 do P3; Interrupções econtagemdo tempo no P3 Operandos; Pilha; Instruções de acesso à memória; Codificação das instruções Traduçãode linguagemdealtonívelpara Assembly L2: Instruções Aritméticas e Salto 16-mar a 20-mar 23-mar a 27-mar 30-mar a 03-abr 06-abr a 10-abr Técnicas de programação em Assembly Geração do código objecto L3: Rotinas; Passagem parâmetros Estrutura de um processador Unidade de processamento Unidade de controlo PÁSCOA PÁSCOA PÁSCOA Controlo microprogramado; Organização interna do P3: circuito de dados P2: Interrupções; Codificação de Instruções L4: IO; Interrupções 13-abr a 17-abr 20-abr a 24-abr 27-abr a 01-mai Organização interna do P3: circuito de controlo Organização interna do P3: microprogramação Família Intel x86; Arquitecturas de processadores em pipeline Dependências dados e de controlo; Conflitos Arquitecturas de processadores em pipeline; Dependências Tópicos avançados de arquitectura de computadores P3: icro-programação L5: icro-programação L6: Arduino 04-mai a 08-mai 11-mai a 15-mai 18-mai a 22-mai 25-mai a 29-mai Sistema de memória emórias cache: políticas de substituição L7: Pipelines emórias cache: políticas deescrita emória virtual: TLB emória virtual: definições, tabela de páginas hierárquica Espaços de endereçamento: memória e entradas/saídas P4: Pipeline; Caches L8: Caches odos de transferência de dados DA e Processadores IO P5: em Virtual; Comunicação; IO Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 4 / 45

4 Sumário Hoje: Sistema de Entradas e Saídas: Bibliografia: Secções 141 a 143 Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 5 / 45 Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 6 / 45

5 Interacção com o exterior: Entrada de dados (ex: interruptores, teclas, etc) Saída de dados (ex: lâmpadas, LEDs, etc) Dispositivos de entrada/saída: Grande variedade de dispositivos Características muito díspares: Largura de banda Tempos de resposta Formato de dados Como conciliar com sistema computacional? Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 7 / 45 Dispositivos de Entradas/Saídas Exemplos: Periférico Tipo Parceiro LB (kb/s) Teclado Entrada Humano 0,01 Rato Entrada Humano 0,02 Impressora ecânica Saída Humano 1,00 Floppy Entrada/Saída áquina 50,00 Impressora Laser Saída Humano 100,00 Voz Entrada/Saída Humano 500,00 Disco Óptico Entrada/Saída áquina 500,00 Disco agnético Entrada/Saída áquina 5000,00 Rede Entrada/Saída áquina 10000,00 Placa gráfica Saída Humano 30000,00 Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 8 / 45

6 Acesso aos periféricos: Semelhante ao acesso a uma posição de memória; É indiferente para o processador aceder a uma posição de memória ou a um periférico; apeamento no espaço de endereçamento dos diferentes periféricos Implica a existência de um circuito de interface Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 9 / 45 Arquitectura de Entradas/Saídas Sistema de barramentos que permite ao processador trocar informação com a memória e com todos os periféricos do sistema: Processador Barramento de endereços Barramento de dados Barramento de controlo emória Periférico Periférico Periférico Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 10 / 45

7 Arquitectura de Entradas/Saídas Processador Barramento de endereços Barramento de dados Barramento de controlo emória Periférico Periférico Periférico Barramento de Endereços Permite ao processador indicar a posição de memória ou o periférico com que pretende interagir (uni-direccional); Barramento de Dados Permite a transferência de dados entre o processador e a memória ou os periféricos (bi-direccional); Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 11 / 45 Arquitectura de Entradas/Saídas Processador Barramento de endereços Barramento de dados Barramento de controlo emória Periférico Periférico Periférico Barramento de Controlo Permite a coordenação da transferência de dados: Direcção/sincronização da transferência; Dimensão dos dados; Selecção de memória / periférico; Pedidos de atenção, etc Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 11 / 45

8 Barramento de endereços Barramento de dados Barramento de controlo Descodificação de endereços Registos Controlo Comunicação com o periférico - isolar o processador das particularidades dos diferentes periféricos: Adaptação ao nível físico (níveis de tensões/correntes); Adaptação de ritmos de funcionamento (mais baixos do que o do processador); Descodificação de endereços (identificação do periférico de destino); Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 12 / 45 Barramento de endereços Barramento de dados Barramento de controlo Descodificação de endereços Registos Controlo Comunicação com o periférico - isolar o processador das particularidades dos diferentes periféricos: Controlo de modos de funcionamento dos periféricos; Controlo e simplificação da comunicação entre o processador e o periférico; Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 12 / 45

9 Barramento de endereços Barramento de dados Barramento de controlo Descodificação de endereços Registos Controlo Comunicação com o periférico - isolar o processador das particularidades dos diferentes periféricos: Sinalização (barramento de controlo) através do sistema de interrupções; Participação em modos de transferência avançados (ex: DA) Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 12 / 45 Ciclos de Leitura e Escrita Relógio em Enable Read / Write 10ns T1 T2 T3 T0 T1 Endereços Endereços válidos Dados Válidos Tempo de acesso = 25ns Relógio 10ns T1 T2 T3 T0 T1 em Enable Read / Write Endereços Endereços válidos Dados Dados Tempo de acesso = 25ns Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 13 / 45

10 Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 14 / 45 apas de emória uitas vezes, o espaço de memória está fragmentado e/ou utiliza diferentes tipos de memórias FFFFFh F0000h RA UCP 20 em Read em Enable Dados Endereços A15 A R/W CS RA DATA ADDR 1FFFFh 10000h 07FFFh 00000h RA RO A19 A16 4 Descodificador EN A R/W CS RA DATA ADDR CS RO DATA ADDR Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 15 / 45

11 uni-direccionais (ex: impressora, rato, etc) Um registo (porto) onde o processador escreve os dados a enviar / ler do periférico; bi-direccionais (ex: modem, impressora, etc) Dois registos (portos): Processador escreve Processador lê Vantagem: por intermédio de registos (portos), a interface permite que a operação seja feita à velocidade do processador Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 16 / 45 geralmente presentes na maioria dos periféricos: Portos de Dados (transferência de dados) Portos de Controlo (configuração da interface, comunicações, etc) Portos de Estado (leitura do estado do periférico, da ligação, etc) Endereços diferentes, identificados pelo módulo de descodificação Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 17 / 45

12 Endereçamento dos portos Os portos de uma interface correspondem, em geral a endereços consecutivos: Descodificação Externa A i a A n-1 A 0 a A i-1 Barramento de endereços Barramento de dados Barramento de controlo En Descodificação Interna 0 n-1 A Controlo Escrita X Leitura OEn Porto 0 Porto n-1 Periférico X Periférico A As interfaces apenas descodificam os bits menos significativos, para endereçar os vários registos internos Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 18 / 45 Endereçamento dos portos Os portos de uma interface correspondem, em geral a endereços consecutivos: Descodificação Externa A i a A n-1 A 0 a A i-1 Barramento de endereços Barramento de dados Barramento de controlo En Descodificação Interna 0 n-1 A Controlo Escrita X Leitura OEn Porto 0 Porto n-1 Periférico X Periférico A Os bits mais significativos podem ser descodificados exteriormente, pelo que a interface apenas está activa numa determinada gama de endereços Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 18 / 45

13 Organização do Endereçamento Duas alternativas: A - Barramentos de endereços, dados e controlo partilhados pelas interfaces dos periféricos e pela memória; B - Conjunto de barramentos separados para as interfaces dos periféricos e a memória Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 19 / 45 Organização do Endereçamento Duas alternativas: A - Barramentos de endereços, dados e controlo partilhados pelas interfaces dos periféricos e pela memória; B - Conjunto de barramentos separados para as interfaces dos periféricos e a memória: Aumento do desempenho, permitindo aceder à memória em simultâneo com a comunicação com os periféricos Capacidade de processamento em paralelo Arquitectura mais complexa Alternativa: co-processador dedicado para I/O, partilhando a memória com o processador principal Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 20 / 45

14 Partilha de Barramentos Duas alternativas para a partilha de barramentos: emória E/S Independent-IO Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 21 / 45 Partilha de Barramentos Duas alternativas para a partilha de barramentos: emória emória E/S E/S Independent-IO emory-mapped IO Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 21 / 45

15 Partilha de Barramentos Duas alternativas para a partilha de barramentos: A - emory apped (portos mapeados em memória): B - Independent IO (entradas/saídas separadas): Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 22 / 45 Partilha de Barramentos Duas alternativas para a partilha de barramentos: A - emory apped (portos mapeados em memória): Um único espaço de endereçamento, partilhado pela memória e periféricos; É necessário reservar, no espaço de endereçamento de memória, um conjunto de endereços para portos de entrada e saída; Não há necessidade de instruções específicas de entrada e saída; B - Independent IO (entradas/saídas separadas): Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 22 / 45

16 Partilha de Barramentos Duas alternativas para a partilha de barramentos: A - B - emory apped (portos mapeados em memória): Independent IO (entradas/saídas separadas): Espaços de endereçamento separados para a memória e para os portos de entrada/saída, partilhando os mesmos barramentos; Todo o espaço de endereçamento disponível para aceder à memória; Barramento de controlo fornece indicação se um determinado endereço corresponde a memória ou a um porto, através de sinais do tipo: E/IO EREAD, IOREAD, EWRITE, IOWRITE Instruções específicas de entrada e saída (em geral, apenas do tipo transferência): IN, OUT Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 22 / 45 Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 23 / 45

17 Teclado Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 24 / 45 D e s c o d ux 3 x 3 8 interrupção scan code y Teclado Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 25 / 45 D e s c o d ux 3 x 3 8 interrupção scan code y Princípio de Funcionamento: atriz de linhas e colunas com interligações eléctricas; Um interruptor correspondente a uma tecla em cada cruzamento linha / coluna; Premir a tecla fecho do circuito entre uma linha e uma coluna;

18 Teclado interrupção scan code y D e s c o d x ux Princípio de Funcionamento: Circuito de interface inclui um controlador que contém dois contadores: Contador y faz o varrimento das linhas, activando uma linha de cada vez; Contador x por cada contagem do contador y, o contador x faz o varrimento das colunas; A detecção de uma coluna activa indica que a tecla na posição (x,y) da matriz está premida Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 25 / 45 Teclado interrupção scan code y D e s c o d x ux Debounce: Problema: antes de uma linha estabilizar no novo nível eléctrico, após se ter premido um interruptor, esta apresenta uma oscilação de sinal que pode erroneamente indicar uma sequência repetida de premir e libertar a tecla; Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 26 / 45

19 Teclado interrupção scan code y D e s c o d x ux Debounce: Problema: antes de uma linha estabilizar no novo nível eléctrico, após se ter premido um interruptor, esta apresenta uma oscilação de sinal que pode erroneamente indicar uma sequência repetida de premir e libertar a tecla; Solução: filtragem dos picos, esperando um tempo razoável entre uma alteração de estado de uma tecla Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 26 / 45 Teclado interrupção scan code y D e s c o d x ux Scan Codes: Para reduzir a quantidade de informação a transmitir ao processador, são enviadas apenas as alterações do estado das teclas Exemplo (tecla ): premida make code liberta break code Também aplicável às silent keys (shift, control, acentos, etc) Para poder detectar a mudança de estado de cada tecla, o controlador terá de manter uma memória com o estado actual de cada tecla Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 27 / 45

20 Teclado interrupção scan code y D e s c o d x ux Device Driver: Software de interface com o periférico; Conversão das coordenadas (x,y) para um dado scan code; Permite atribuir símbolos diferentes à mesma tecla, adaptando-se a diferentes ĺınguas; Verifica se um dado make code ocorre entre um shift premida e um shift liberta: Detecção de letras maiúsculas, acentos, etc Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 28 / 45 Teclado interrupção scan code y D e s c o d x ux Sinalização do Processador: Alteração do estado de uma tecla controlador do teclado envia uma interrupção para o processador, indicando que tem dados para enviar; Para evitar a perda de dados, o controlador do teclado possui um buffer (capacidade reduzida) capaz de armazenar uma sequência de eventos do teclado; Buffer cheio aviso sonoro para indicar que as teclas estão a ser ignoradas Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 29 / 45

21 onitor A interface entre o monitor e o computador é realizada pela placa gráfica; Dois modos de funcionamento: modo de texto; modo gráfico; Em qualquer dos modos, o monitor é visto como uma matriz de caracteres (modo de texto) ou de pixels (modo gráfico) Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 30 / 45 onitor Placa Gráfica UCP emória modo texto emória modo gráfico RO caracteres ASCII Gerador varrimento monitor RGB onitor odo de texto: Comum em monitores antigos (monitores alfanuméricos) ou para manter a compatibilidade entre diferentes interfaces gráficas; Escrita é feita enviando, para a placa gráfica, o código ASCII do caracter; A posição de escrita é definida pelas coordenadas actuais (linha,coluna) do cursor, mantidas pela placa gráfica; Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 31 / 45

22 onitor Placa Gráfica UCP emória modo texto emória modo gráfico RO caracteres ASCII Gerador varrimento monitor RGB onitor odo de texto: Incremento e scroll automáticos do cursor, aquando de uma escrita; O código ASCII inclui comandos para controlar o cursor: BS (backspace) - decrementa o valor da coluna; LF (linefeed) - incrementa o valor da linha; CR (carriage return) - coloca o valor da coluna a zero; As placas gráficas utilizam uma RO para obter a descrição dos caracteres em termos de pixels Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 31 / 45 onitor odo gráfico: O processador define, pixel a pixel, o que deve aparecer no monitor; Definição gráfica: n o total de pixels (n o linhas x n o colunas); odos gráficos monocromáticos: Um bit por pixel para indicar se está aceso ou apagado; odos gráficos policromáticos: Para cada pixel define-se a cor desejada, de entre um conjunto de cores de uma determinada palete de cores; O tamanho da palete determina o número máximo de cores possível; Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 32 / 45

23 onitor odo gráfico: A placa gráfica mantém o estado de cada pixel numa memória interna, que determina a definição máxima permitida Exemplo: Definição 1280 x 1024 (256 cores) 1280 x 1024 x 8 bits = 1,25 B Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 32 / 45 onitor onitores onocromáticos: Baseados num tubo de raios catódicos: um feixe de electrões é emitido contra uma tela de fósforo, radiando luz; Por controlo do varrimento do feixe e da intensidade ao longo do varrimento, é possível definir padrões na tela Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 33 / 45

24 onitor onitores Policromáticos: Para cada pixel existem três telas de fósforo correspondendo às três cores elementares: vermelho, verde e azul (RGB); Três feixes de electrões permitem radiar luz, independentemente, em cada uma das telas Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 34 / 45 onitor LCDs: Cada pixel é um elemento semicondutor activo cuja cor pode ser controlada independentemente; Cada pixel pode ser endereçado individualmente, permitindo que a interface seja completamente digital; Para manter a compatibilidade com as placas gráficas anteriores, os monitores LCD, em geral, aceitam como entrada o sinal RGB tradicional Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 35 / 45

25 Sinal de Vídeo Placa Gráfica UCP emória modo texto emória modo gráfico RO caracteres ASCII Gerador varrimento monitor RGB onitor Sinal de Vídeo: A placa gráfica lê, em sequência, as posições da memória interna e gera três sinais analógicos para o monitor: vermelho, verde e azul; A intensidade de cada uma destas cores é definida por um byte; Palete de cores com 2 24 entradas (true-color); Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 36 / 45 Sinal de Vídeo Placa Gráfica UCP emória modo texto emória modo gráfico RO caracteres ASCII Gerador varrimento monitor RGB onitor Sinal de Vídeo: O monitor é re-escrito 24 vezes por segundo, exigindo uma grande largura de banda entre a placa gráfica e o monitor Exemplo: Ritmo de transmissão: 24 x 1280 x 1024 x 3 = 90 B/s emória de Vídeo: 1280 x 1024 x 3 = 3,75 B Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 36 / 45

26 Discos agnéticos Discos agnéticos: Duas funções controladas pelo sistema operativo: Armazenamento de dados de forma permanente Gerido pelo sistema de ficheiros Elemento de mais alto nível na hierarquia de memória (memória virtual) Gerido pelo sistema operativo O espaço de armazenamento está dividido em pelo menos duas partições: Sistema de ficheiros; Sistema de memória (SWAP) Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 37 / 45 Discos agnéticos Organização Interna: Disco Rígido Cilindro Pista Sector Pilha de discos magnéticos, permanentemente em rotação a uma velocidade elevada e constante; Cada disco está organizado em pistas concêntricas; Cilindro: conjunto de pistas com o mesmo raio; Cada pista está dividida em sectores (elemento mínimo de informação num disco); Cada disco tem uma cabeça magnética que se pode deslocar radialmente para se posicionar sobre qualquer pista desse disco Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 38 / 45

27 Discos agnéticos Funcionamento: Disco Rígido Cilindro Pista Sector O sistema operativo acede ao disco (R/W) em termos de um ou mais sectores; Cada sector tem uma referência única; O controlador de disco determina qual dos cilindros contém o sector pretendido e em qual das pistas deste cilindro este sector se encontra; Desloca a cabeça desse cilindro e espera que o sector passe por debaixo da cabeça magnética Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 39 / 45 Discos agnéticos Temporização: T1: tempo de procura (em inglês, seek time): tempo que a cabeça magnética demora até chegar à pista onde o sector se encontra (exemplo: 8ms); T2: tempo rotacional (em inglês, rotational latency): tempo que demora desde que a cabeça magnética se encontra em posição até que o sector desejado passe por baixo desta (exemplo: 3ms); T3: tempo de leitura/escrita (em inglês, access time): tempo que demora a leitura ou a escrita de um sector (exemplo: 0,09ms); T TOTAL = T1 + T2 + T3 10ms T E 100ns O tempo de acesso ao disco é cerca de vezes maior do que o tempo de acesso à memória; Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 40 / 45

28 Discos agnéticos Temporização: O controlador de disco lê os dados do disco com uma taxa de transferência muito elevada; Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 41 / 45 Discos agnéticos Temporização: O controlador de disco lê os dados do disco com uma taxa de transferência muito elevada; Possui um buffer para onde são copiados os sectores que só depois serão lidos pelo processador Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 41 / 45

29 Discos agnéticos Temporização: O controlador de disco lê os dados do disco com uma taxa de transferência muito elevada; Possui um buffer para onde são copiados os sectores que só depois serão lidos pelo processador O tempo de leitura/escrita é desprezável face aos tempos de procura e rotacional Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 41 / 45 Discos agnéticos Temporização: O controlador de disco lê os dados do disco com uma taxa de transferência muito elevada; Possui um buffer para onde são copiados os sectores que só depois serão lidos pelo processador O tempo de leitura/escrita é desprezável face aos tempos de procura e rotacional Solução: Aumentar o tamanho do sector Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 41 / 45

30 Discos agnéticos Temporização: O controlador de disco lê os dados do disco com uma taxa de transferência muito elevada; Possui um buffer para onde são copiados os sectores que só depois serão lidos pelo processador O tempo de leitura/escrita é desprezável face aos tempos de procura e rotacional Solução: Aumentar o tamanho do sector Problema: Desperdício de espaço, quando se pretende armazenar ficheiros pequenos Tamanho típico: entre 512Bytes e 4 kbytes Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 41 / 45 Discos agnéticos Temporização: O controlador de disco lê os dados do disco com uma taxa de transferência muito elevada; Possui um buffer para onde são copiados os sectores que só depois serão lidos pelo processador O tempo de leitura/escrita é desprezável face aos tempos de procura e rotacional Solução: Aumentar o tamanho do sector Problema: Desperdício de espaço, quando se pretende armazenar ficheiros pequenos Tamanho típico: entre 512Bytes e 4 kbytes Solução alternativa: Desfragmentação do disco Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 41 / 45

31 Discos agnéticos Desfragmentação do disco: Aumentar a eficiência no acesso, garantindo a estrutura lógica dos dados em sectores contíguos: Apenas se perde uma vez o tempo da procura e rotacional para leitura e escrita de vários sectores Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 42 / 45 Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 43 / 45

32 Comunicação Série vs Paralela Sincronização Comunicação Série Síncrona Barramento SPI Barramento I2C Comunicação Série Assíncrona Norma RS-232 Sistema de Interrupções Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 44 / 45 Nota de Agradecimento Agradecimento Algumas páginas desta apresentação foram extraidas de: [1] José Carlos onteiro, Arquitectura de Computadores, Instituto Superior Técnico (IST), Universidade Técnica de Lisboa, Portugal, 2010 Prof Nuno Roma ACom 2014/15 (EAer) - DEEC-IST 45 / 45