Principais conceitos e técnicas em vetorização

Transcrição

1 Principais conceitos e técnicas em vetorização Workshop em Computação Científica CENAPAD-SP 20 ANOS Igor Freitas igor.freitas@intel.com

2 LEGAL DISCLAIMERS INFORMATION IN THIS DOCUMENT IS PROVIDED IN CONNECTION WITH INTEL PRODUCTS. NO LICENSE, EXPRESS OR IMPLIED, BY ESTOPPEL OR OTHERWISE, TO ANY INTELLECTUAL PROPERTY RIGHTS IS GRANTED BY THIS DOCUMENT. EXCEPT AS PROVIDED IN INTEL'S TERMS AND CONDITIONS OF SALE FOR SUCH PRODUCTS, INTEL ASSUMES NO LIABILITY WHATSOEVER AND INTEL DISCLAIMS ANY EXPRESS OR IMPLIED WARRANTY, RELATING TO SALE AND/OR USE OF INTEL PRODUCTS INCLUDING LIABILITY OR WARRANTIES RELATING TO FITNESS FOR A PARTICULAR PURPOSE, MERCHANTABILITY, OR INFRINGEMENT OF ANY PATENT, COPYRIGHT OR OTHER INTELLECTUAL PROPERTY RIGHT. Software and workloads used in performance tests may have been optimized for performance only on Intel microprocessors. Performance tests, such as SYSmark and MobileMark, are measured using specific computer systems, components, software, operations and functions. Any change to any of those factors may cause the results to vary. You should consult other information and performance tests to assist you in fully evaluating your contemplated purchases, including the performance of that product when combined with other products. For more information go to Relative performance is calculated by assigning a baseline value of 1.0 to one benchmark result, and then dividing the actual benchmark result for the baseline platform into each of the specific benchmark results of each of the other platforms, and assigning them a relative performance number that correlates with the performance improvements reported. Intel does not control or audit the design or implementation of third party benchmarks or Web sites referenced in this document. Intel encourages all of its customers to visit the referenced Web sites or others where similar performance benchmarks are reported and confirm whether the referenced benchmarks are accurate and reflect performance of systems available for purchase. Intel Turbo Boost Technology requires a Platform with a processor with Intel Turbo Boost Technology capability. Intel Turbo Boost Technology performance varies depending on hardware, software and overall system configuration. Check with your platform manufacturer on whether your system delivers Intel Turbo Boost Technology. For more information, see Intel processor numbers are not a measure of performance. Processor numbers differentiate features within each processor series, not across different processor sequences. See for details. Intel products are not intended for use in medical, life saving, life sustaining, critical control or safety systems, or in nuclear facility applications. All dates and products specified are for planning purposes only and are subject to change without notice Intel product plans in this presentation do not constitute Intel plan of record product roadmaps. Please contact your Intel representative to obtain Intel s current plan of record product roadmaps. Product plans, dates, and specifications are preliminary and subject to change without notice For more information go to Any difference in system hardware or software design or configuration may affect actual performance Copyright 2014 Intel Corporation. All rights reserved. Intel, the Intel logo, Xeon, Xeon logo, Xeon Phi, and Xeon Phi logo are trademarks of Intel Corporation in the U.S. and/or other countries. All dates and products specified are for planning purposes only and are subject to change without notice. *Other names and brands may be claimed as the property of others. 2

3 Agenda Introdução Auto-vetorização Diretivas - #pragma Vetorização com Intel Cilk Plus Intrinsics Conclusões Iniciativas da Intel em HPC no Brasil 3

4 Introdução 4

5 Caminho para o Exascale Computing Intel is only company on the planet that is targeting the broad range of technologies and devices to bring a great solution to every segment of the Technical Computing market. Compute Intel Xeon Intel Xeon Phi Power efficiency Resiliency Reliability Network & Fabrics I/O & Storage Software & Services Intel Enterprise Edition for Lustre* software Intel Cluster Ready CAS

6 Introdução Modelos de Programação Paralela Decomposição de domínio Data Decomposition 1. Decidir a divisão dos blocos de dados entre os processadores 2. Mesma operação, dados diferentes por unidade de execução Ex: Encontrar o maior elemento em um vetor UP 0 UP 1 UP 2 UP 3 UP = Unidade de Processamento 6

7 Introdução Modelos de Programação Paralela Decomposição de tarefas Task paralellism 1. Dividir tarefas entre os processadores 2. Decidir quais elementos de dados serão acessados por qual processador (leitura/escrita) UP 0 UP 1 f() g() h() UP 2 q() r() s() 7

8 Introdução Modelos de Programação Paralela Pipeline Tipo especial de Task Paralellism. Também chamado de Assembly line parallelism Padrão utilizado tanto em software quanto em hardware Stage 1 Stage 2 Stage 3 Stage 4 Tasks conectadas em um modelo produtor-consumidor A1 B1 C1 A4 A2 B2 C2 A3 B3 C 8

9 Introdução Modelos de Programação Paralela for( i = 0; i < 3; i++) a[i] = b[i]/2.0; Decomposição de domínio possível b[0] 2 b[1] 2 b[2] 2 / / / a[0] a[1] a[2] 9

10 Introdução Modelos de Programação Paralela for( i = 1; i < 4; i++) a[i] = a[i-1]*b[i]; Decomposição de domínio falha neste caso a[0] b[1] b[2] b[3] * * * a[1] a[2] a[3] 10

11 Introdução Modelos de Programação Paralela CPU 0 CPU 1 CPU 2 a = f(x,y,z); b = g(w,x); t = a + b; c = h(z); s = t/c; w x y z g f h Decomposição de tarefas com 3 cores b a c + t / s 11

12 Introdução Modelos de Programação Paralela Como aplicar tais padrões de programação paralela? Das linguagens de programação mais populares, nenhuma foi criada com o objetivo de explorar paralelismo Necessidade de adaptação destas linguagens modernização de código Objetivos Performance + Produtividade + Portabilidade Sequencial Paralelo Clusters 12

13 Principles of Delivered Performance Addressing All Operands with Common CPU Approach Performance Work Time = Path Length Work Instruction x IPC Instruction Cycle x Frequency Cycle Time Não podemos mais contar somente com aumento da frequência Algoritmo eficiente mesma carga de trabalho com menos instruções Compilador reduz as instruções e melhora IPC Uso eficiente da Cache: melhora IPC Vetorização: mesmo trabalho com menos instruções Paralelização: mais instruções por ciclo *Other logos, brands and names are the property of their respective owners. All products, computer systems, dates and figures specified are preliminary based on current expectations, and are subject to change without notice. Intel Xeon Processor generations from left to right in each chart: 64-bit, 5100 series, 5500 series, 5600 series, E5-2600, E v2 Intel Xeon Phi Product Family from left to right in each chart: Intel Xeon Phi x100 Product Family (formerly codenamed Knights Corner), Knights Landing (next-generation Intel Xeon Phi Product Family)

14 Introdução Vetorização O que é e? Capacidade de realizar uma operação matemática em dois ou mais elementos ao mesmo tempo. Por que Vetorizar? Ganho substancial em performance! for (i=0;i<=max;i++) c[i]=a[i]+b[i]; A + B C Scalar - Uma instrução - Uma operação a[i+7] a[i+6] a[i+5] a[i+4] a[i+3] a[i+2] a[i+1] a[i] b[i+7] b[i+6] b[i+5] b[i+4] b[i+3] b[i+2] b[i+1] b[i] + Vector - Uma instrução - Oito operações c[i+7] c[i+6] c[i+5] c[i+4] c[i+3] c[i+2] c[i+1] c[i] 14

15 Introdução Vetorização Código C/C++ ou Fortran Paralelismo (Multithreading) Thread 0/Core0 Thread 0 / Core 0 Thread 1/ Core1 Thread 2 / Core 2... Thread 12 / Core12 Thread 1/Core1 Thread 2/Core2... Thread 244 /Core61 Vector Processor Unit por Core Vector Processor Unit por Core Vetorização 128 Bits 256 Bits 512 Bits 15

16 Introdução Vetorização Intel Pentium processor (1993) MMX instructions (1997) Intel Streaming SIMD Extensions (Intel SSE in 1999 to Intel SSE4.2 in 2008) Intel Advanced Vector Extensions (Intel AVX in 2011 and Intel AVX2 in 2013) Intel Many Integrated Core Architecture (Intel MIC Architecture in 2012) 16

17 Introdução Vetorização 64 X4 Y4 X4opY4 X3 Y3 X3opY3 X2 Y2 X2opY2 X1 Y1 X1opY1 0 MMX Vector size: 64bit Data types: 8, 16 and 32 bit integers VL: 2,4,8 For sample on the left: Xi, Yi 16 bit integers X4 128 Y4 X4opY4 X3 Y3 X3opY3 X2 Y2 X2opY2 X1 Y1 X1opY1 0 Intel SSE Vector size: 128bit Data types: 8,16,32,64 bit integers 32 and 64bit floats VL: 2,4,8,16 Sample: Xi, Yi bit 32 int / float 17

18 Introdução Vetorização X8 Y8 X7 Y7 X6 Y6 X5 Y5 X4 Y4 X3 Y3 X2 Y2 X1 Y1 Intel AVX Vector size: 256bit Data types: 32 and 64 bit floats VL: 4, 8, 16 Sample: Xi, Yi 32 bit int or float X8opY8 X7opY7 X6opY6 X5opY5 X4opY4 X3opY3 X2opY2 X1opY1 511 X16... Y16 X16opY X9 X8 X7 Y9 Y8 Y7 X9opY9 X8opY8 X6 Y6... X5 Y5 X4 Y4 X3 Y3 X2 Y2 0 X1 Y1 X1opY1 Intel MIC Vector size: 512bit Data types: 32 and 64 bit integers 32 and 64bit floats (some support for 16 bits floats) VL: 8,16 Sample: 32 bit float 18

19 Introdução Vetorização Cinco possíveis abordagens: Bibliotecas matemáticas Ex.: Intel Math Kernel Library (MKL) Auto-vetorização Trabalho a cargo do Compilador Array Notation Cilk Plus Notação vetorial na linguagem de programação explicitando a vetorização Semi auto-vetorização SIMD IVDEP VECTOR E NOVECTOR C/C++ Vector classes Intrinsics 19

20 Introdução Vetorização Facilidade de Uso Vectors Intel Math Kernel Library Auto vectorization Array Notation: Intel Cilk Plus Devemos avaliar três fatores: Necessidade de performance Disponibilidade de recursos para otimizar o código Portabilidade do código Semi-auto vectorization: #pragma (vector, ivdep, simd) C/C++ Vector Classes (F32vec16, F64vec8) Ajuste Fino 20

21 Introdução Intel Math Kernel Library (Intel MKL) void foo() /* Intel Math Kernel Library */ { float *A, *B, *C; /* Matrices */ sgemm(&transa, &transb, &N, &N, &N, &alpha, A, &N, B, &N, &beta, C, &N); } Implicit automatic offloading requires no code changes, simply link with the offload MKL Library Intel Xeon processor Intel MIC co-processor

22 Auto-vetorização 22

23 Auto-vetorização 1º Passo: Parâmetros para o Compilador vec-report[n] : relatório do que foi e do que pode ser vetorizado. n determina o nível de detalhes guide : GAP Guided Auto-parallelization. Sugestões de como vetorizar/paralelizar O[n] : Nível de otimização O2 (default) já inclui auto-vetorização x[code] : Otimiza as instruções de acordo com a arquitetura do processador. -xavx, -xcore-avx2, -xsse4.2, -xsse4.1, -xssse3, -xsse3 xhost: Compilador checa o processador e aplica a melhor instrução suportada msse2 (default): (Windows: /arch:sse2) 23

24 Auto-vetorização m<extension>: checagem para processadores não Intel Não aplica otimizações específicas para processadores Intel Compatibilidade para processadores Intel e não Intel Instruções AVX suportadas em processadores não Intel ax<extension> Compilador gera dois caminhos: genérico e otimizado Ex: icc -axcore-avx2 axsse4.2 codigo.c em um processador que suporta somente SSE 4.2, o compilador ignora a instrução CORE-AVX2 24

25 Auto-vetorização Ajudando o compilador a vetorizar Evitar loop unrolling manual pois: Atrela otimização a arquitetura de hardware (Vector Processor Unit) Prejudica a leitura do código Parâmetro ao compilador: -unroll[=n] Unrolling Loop 1. double acc1 = 0, accu2 = 0, acc3 = 0, acc4 =0; 2. for (i=0; i<num; i+=4) { 3. acc1 = src1[i+0] * src2 + acc1; 4. acc2 = src1[i+1] * src2 + acc1; 5. acc3 = src1[i+2] * src2 + acc1; 6. acc4 = src1[i+3] * src2 + acc1; 7. } 8. accu = acc1 + acc2 + acc3 + acc4; Forma simplificada double acc = 0; // #pragma unroll(4) // #pragma nounroll for (i=0; i<num; i++) { accu = src1[i]*src2 + accu; } 25

26 Auto-vetorização Requisitos para um loop ser vetorizado Em loops encadeados, o loop mais interno será vetorizado Deve conter apenas blocos básicos, ex.: uma única linha de código sem condições (if statements) ou saltos (go to) Quantidade de iterações do loop deve ser conhecida antes de sua execução, mesmo que em tempo de execução Sem dependências entre os elementos a serem calculados GAP Guided Autoparallelization (Intel Compiler -guide ) pode ajudar Loop Não Vetorizável Dependência sobre a[i-1] for (i=1; i<max; i++) { d[i] = e[i] a[i-1]; a[i] = b[i] + c[i]; } 26

27 Diretivas - #pragma 27

28 Diretivas - #pragma Tipos de diretivas: SIMD Permissão total ao compilador vetorizar Responsabilidade da vetorização é do programador Mais agressivo que IVDEP ou VECTOR ALWAYS IVDEP Remove dependências entre ponteiros nos vetores VECTOR e NOVECTOR Dicas que mudam a heurística default do compilador Habilita/desabilita vetorização Alinhamento de dados, vetorização de loops sobressalentes 28

29 Diretivas - #pragma Diretivas SIMD: forçando a vetorização #pragma simd [clause[ [,] clause]... ] Guia o compilador para casos onde a auto-vetorização não é possível Atributos padrão: VECTORLENGTH N : tamanho do vetor (2, 4, 8 ou 16) VECTORLENGTHFOR (data-type) : tamanho_vetor/sizeof(type) PRIVATE (VAR1[, VAR2]...) : variável privada para cada iteração do loop FIRSTPRIVATE (VAR1[, VAR2]...) : broadcast do valor inicial a todas as outras instâncias para cada iteração LASTPRIVATE (VAR1[, VAR2]...) : broadcast do valor original as outras instâncias no final do loop LINEAR (var1:step [, var2:step2]...) : incrementa número de steps para cada variável em um loop, unit-stride vector REDUCTION (oper:var1[, var2]...) : Aplica operação de redução (+, *, -, AND, OR, EQV, NEQV) nas variáveis indicadas ASSERT : Direciona o compilador a produzir um erro ou um warning quando a vetorização falha 29

30 Diretivas - #pragma Diretivas SIMD: forçando a vetorização Programador é responsável por checar a validade dos resultados Diretivas SIMD Adição de vetores C/C++ 1. declspec(align(16)) float a[max], b[max], c[max]; 2.#pragma simd 3.for (i=0; i<max; i++) 4. c[i] = a[i]+b[i]; 30

31 Diretivas - #pragma Diretivas VECTOR #pragma vector aligned unaligned : comunica ao compilador que os dados estão alinhados #pragma vector nontemporal temporal ou -opt-streaming-store always : uso ótimo do cache em casos de write-only; os dados não precisam ser armazenados na cache, e sim diretamente na memória. Usar #pragma vector aligned antes. #pragma novector : Instrui o compilador a não vetorizar. Útil em loops com muitas condições (ifs) #pragma vector always : força vetorização automática independente da heurística do compilador 31

32 Diretivas - #pragma Diretivas VECTOR Streaming stores (Xeon and Xeon Phi) Escritas na memória que não necessitam de prévias operações de leitura. Evita prefetch da memória para a cache Nontemporal buffer Otimiza bandwith -opt-streaming-stores [always never auto ] #pragma vector nontemporal[(var1[, var2,...])]

33 Diretivas - #pragma Diretivas IVDEP #pragma ivdep: Ignora dependências de variáveis -restrict (necessário parâmetro ao compilador -restrict ) : similar a ivdep, informa que determinada variável não possui restrições/dependências //-restrict necessario ao compilador neste caso void vectorize (float* restrict a, float* restrict b, float* c, float* d, int n) { int i; for (i =0; i<n; i++) { a[i] = c[i] * d[i]; b[i] = a[i] + c[i] - d[i]; } ou #pragma ivdep void vectorize(float* a, float* b, float* c, float* d, int n) { } 33

34 Diretivas - #pragma #pragma loop count : Informa ao compilador o número de loops. Útil para melhores predições de vetorização int i; int mysum(int start, int end, int a) { int iret=0; #pragma loop_count min(3), max(10), avg(5) for (i=start;i<=end;i++) iret += a; return iret; } assume_aligned : elimita checagem se os dados estão alinhados, porém e specífico para cada vetor void myfunc( double p[] ) { assume_aligned(p, 64); for (int i=0; i<n; i++){ p[i]++; } 34

35 Diretivas - #pragma attribute ((aligned(64)) ou mm_malloc() / mm free() : alocação estática e dinâmica de dados alinhados float data[n] attribute ((aligned(64))); (Linux) declspec(align(64)) float A[n]; (Windows) float *A = (float*)_mm_malloc(n*sizeof(float), 16); //... _mm_free(a); -opt-assume-safe-padding : Avisa o compilador que vetores com bytes extras, para que fiquem múltiplos do tamanho da cache, serão inseridos. Evita loop sobressalente 35

36 Vetorização com Intel Cilk Plus 36

37 Vetorização com Intel Cilk Plus Array notation Elemental functions 37

38 Vetorização com Intel Cilk Plus Array notations Extensões C++ Intel Cilk Plus para operações com vetores Notação vetorial em C/C

39 Vetorização com Intel Cilk Plus Array notations A[:] += B[:]; // todo o vetor é computado A[0:16] += B[32:16]; // A(0 até 15) + B(32 até 47) A[0:16:2] += B[32:16:4] // A(0, 2, 4,...30) + B(32, 36, 38,... 92) Compatibilidade com compiladores não-intel #ifdef INTEL_COMPILER A[:] += B[:]; #else for (int i=0; i<16; i++) A[i] += B[i]; #endif 39

40 Vetorização com Intel Cilk Plus Array notations Adição de vetores C/C++ - Dados alinhados 1. declspec(align(16)) float a[max], b[max], c[max]; 2.c[i:MAX] = a[i:max]+b[i:max]; 40

41 Vetorização com Intel Cilk Plus Elemental functions Possibilita chamar versão vetorizada da função escalar Excelente em casos onde as funções estão implementadas em biblioteca de terceiros 41

42 Vetorização com Intel Cilk Plus Elemental functions Lib X float my_simple_add(float x1, float x2){ return x1 + x2; } Elemental Function attribute (vector) float my_simple_add(float x1, float x2); //...em outro arquivo de código #pragma simd for (int i=0; i < N, ++i) { output[i] = my_simple_add(inputa[i], inputb[i]); } Ou my_simple_add(inputa[:], inputb[:]); 42

43 Intrinsics 43

44 Intrinsics O que é Intel C++ Intrinsic? Provê acesso a ISA (Instruction Set Architecture) através de código C/C++ ao invés de código Assembly Ganho de performance próximo a códigos Assembly com a facilidade de C/C++ Vetorização Extensões SIMD (Simple Instructions Multiple Data) 44

45 Intrinsics SSE Register 128 bits 4 packed single precision Intrinsics SSE for (int i=0; i<n; i+4) { m128 veca = _mm_load_ps(a+i); m128 vecb = _mm_load_ps(b+i); veca = _mm_add_ps(veca, vecb); _mm_store_ps(a+i, veca); } SSE Intrinsics veca[0] veca[1] veca[2] veca[3] vecb[0] vecb[1] vecb[2] vecb[3] add veca[0] veca[1] veca[2] veca[3] Intrinsics AVX-512 for (int i=0; i<n; i+4) { m512 veca = _mm_load_ps(a+i); m512 vecb = _mm_load_ps(b+i); veca = _mm512_add_ps(veca, vecb); _mm512_store_ps(a+i, veca); } MIC Intrinsics DRAM A* B*... 45

46 Conclusões 46

47 General Purpose vs. Specialty Hardware Applications Suitable for Many Architectures (CPU) Device-Specific Applications (Accelerators) Reusable, Portable, Scalable Investment locked into one architecture *Other logos, brands and names are the property of their respective owners. All products, computer systems, dates and figures specified are preliminary based on current expectations, and are subject to change without notice.

48 Conclusões Permite obter mais performance Uso de padrões abertos Vetorização Mesma técnica de programação para CPUs e Co-processadores Vários maneiras de vetorizar: Facilidade ou Ajuste fino 48

49 Iniciativas da Intel no Ecossistema de HPC do Brasil 49

50 Intel Innovation Center & Intel Parallel Computing Centers Leverage Expertise & Application Development in HPC Intel Innovation Center Competence Center Test & Dev. Environment HPC & Big Data Applications Universities / Government Universities HPC Educational Center Accelerator Program Startup Incubator Accelerator Program Solution Center HPC as a Service Prototyping PoCs in many verticals: Oil & Gas, Heathcare & Life Sciences, Agriculture, Manufacture & Infra-structure, Financial Research Centers Government Intel Industry Private Sector

51 Intel Innovation Center & Intel Parallel Computing Centers Leverage Expertise & Application Development in HPC Modernizing applications to increase parallelism and scalability Leverage cores, caches, threads, and vector capabilities of microprocessors and coprocessors. Current centers in Brazil (more to come):

52 HPC Verticals Leverage Expertise & Application Development in HPC Our goal is to interact with each vertical in order to support the ecosystem. The next wave is to use HPC + Big Data solutions based on the Software as a Service model. IaaS PaaS SaaS Oil & Gas Transport. Health Care Life Science Agriculture Manufactur e &Infra. Financial & Telcos Ex. Petrobras, British Gas, SENAI Ex. DENATRAN Ex. LNCC Ex. Embrapa Ex. Embraer, Odebrecht Ex. Itau Reservoir Simulation Seismic Data Analysis Traffic Mgt Traffic Surveillance Taxes Payment Parking Mgt Genome Projects (Cure of Diseases) Biology Systems Image Processing for Medicine Modeling, Simulation & Forecast in Agricultural Production Development of seeds more resistent to wheather conditions Construction & Engineering: Structural Calculus / Design of new Products 3D / CAD / CAM Aeronautics: Aerodynamics Flight Simulator Virtual Reality Automotive Industry: Car Design Crash Simulation Derivatives trading Stocks (Monte Carlo simulations) Data Visualization Tolls Modeling & Simulation for Medicine Biofuels Production Computational Mechanics Fluids & Dynamics Thermodynamics Solid Mechanics

53 Parallel is Your Path Forward Intel Solutions for HPC 53

54 From CPU to Solutions Intel is only company on the planet that is targeting the broad range of technologies and devices to bring a great solution to every segment of the Technical Computing market. Compute Intel Xeon Intel Xeon Phi Power efficiency Resiliency Reliability Network & Fabrics I/O & Storage Software & Services Intel Enterprise Edition for Lustre* software Intel Cluster Ready CAS

55 Next Intel Xeon Phi Product Family Codenamed Knights Landing Available in Intel cuttingedge 14 nanometer process Stand alone CPU or PCIe coprocessor not bound by offloading bottlenecks Integrated Memory - balances compute with bandwidth Parallel is the path forward, Intel is your roadmap! All products, computer systems, dates and figures specified are preliminary based on current expectations, and are subject to change without notice. 55

56 Unveiling Details of Knights Landing 2 nd half 15 1 st commercial systems 3+ TFLOPS 1 In One Package Parallel Performance & Density (Next Generation Intel Xeon Phi Products) Platform Memory: DDR4 Bandwidth and Capacity Comparable to Intel Xeon Processors Compute: Energy-efficient IA cores 2 Microarchitecture enhanced for HPC 3 3X Single Thread Performance vs Knights Corner Intel Xeon Processor Binary Compatible 5 Intel Silvermont Arch. Enhanced for HPC On-Package Memory: up to 16GB at launch 1/3X the Space 6 Integrated Fabric Processor Package 5X Bandwidth vs DDR4 7 5X Power Efficiency 6 Jointly Developed with Micron Technology All products, computer systems, dates and figures specified are preliminary based on current expectations, and are subject to change without notice. 1 Over 3 Teraflops of peak theoretical double-precision performance is preliminary and based on current expectations of cores, clock frequency and floating point operations per cycle. FLOPS = cores x clock frequency x floatingpoint operations per second per cycle.. 2 Modified version of Intel Silvermont microarchitecture currently found in Intel Atom TM processors. 3 Modifications include AVX512 and 4 threads/core support. 4 Projected peak theoretical single-thread performance relative to 1 st Generation Intel Xeon Phi Coprocessor 7120P (formerly codenamed Knights Corner). 5 Binary Compatible with Intel Xeon processors using Haswell Instruction Set (except TSX). 6 Projected results based on internal Intel analysis of Knights Landing memory vs Knights Corner (GDDR5). 7 Projected result based on internal Intel analysis of STREAM benchmark using a Knights Landing processor with 16GB of ultra high-bandwidth versus DDR4 memory only with all channels populated. Conceptual Not Actual Package Layout

57 Intel InfiniBand Technology Overview END-TO-END INFINIBAND PRODUCT LINE DESIGNED FROM THE START FOR HPC OPTIMIZE HPC INTERCONNECT High Messaging Rate Low End-to-End Latency - that scales Excellent Collectives Performance More Effective Bandwidth PROVIDING BETTER HPC APPLICATION PERFORMANCE AND SCALABILITY (PRICE/PERFORMANCE) Software and workloads used in performance tests may have been optimized for performance only on Intel microprocessors. Performance tests, such as SYSmark and MobileMark, are measured using specific computer systems, components, software, operations and functions. Any change to any of those factors may cause the results to vary. You should consult other information and performance tests to assist you in fully evaluating your contemplated purchases, including the performance of that product when combined with other products. See slide notes for more configuration and test details

58 Intel OMNI Scale The Next-Generation Fabric Designed for Next Generation HPC INTEGRATION Host and Fabric Optimized Intel Omni Scale Intel Omni Scale Supports Entry to Extreme Scale End-to-End Solution Knights Landing 14nm generation intel.com/omniscale Intel Processor System IO Interface (PCIe) 32 GB/sec Today Fabric Controller Fabric Interface Intel Processor Fabric Controller 100+ GB/sec Fabric Interface Tomorrow Software and workloads used in performance tests may have been optimized for performance only on Intel microprocessors. Performance tests, such as SYSmark and MobileMark, are measured using specific computer systems, components, software, operations and functions. Any change to any of those factors may cause the results to vary. You should consult other information and performance tests to assist you in fully evaluating your contemplated purchases, including the performance of that product when combined with other products. See slide notes for more configuration and test details

59 Unleashing CPU Performance in HPC via Intel Software Intel Innovation Center Architecture Applications Dist. Compute Cloudera Hadoop Dist. Cloud Computing Open Source Cloud Mgt Comerical Cloud Mgt HPC Computing Intel Parallel Studio XE and Intel Cluster Studio XE Intel Cluster Ready Intel Lustre Virtualization Intel Data Center Manager ( Power and Thermal Mgt) Intel Lustre Intel True Scale Fabric Management and Software Tools Intel True Scale fabric 59

60 INTEL XEON PHI COPROCESSOR DEVELOPER SITE Architecture, setup, and programming resources Self-guided training Case studies Information on tools and ecosystem Support through community forum View at:

61 2014, Intel Corporation. All rights reserved. Intel, the Intel logo, Intel Inside, Intel Xeon, and Intel Xeon Phi are trademarks of Intel Corporation in the U.S. and/or other countries. *Other names and brands may be claimed as the property of others. 61

62 OPTIMIZATION NOTICE Optimization Notice Intel s compilers may or may not optimize to the same degree for non-intel microprocessors for optimizations that are not unique to Intel microprocessors. These optimizations include SSE2, SSE3, and SSSE3 instruction sets and other optimizations. Intel does not guarantee the availability, functionality, or effectiveness of any optimization on microprocessors not manufactured by Intel. Microprocessor-dependent optimizations in this product are intended for use with Intel microprocessors. Certain optimizations not specific to Intel microarchitecture are reserved for Intel microprocessors. Please refer to the applicable product User and Reference Guides for more information regarding the specific instruction sets covered by this notice. Notice revision #