Arquitetura e Organização de Computadores II

Transcrição

1 Arquitetura e Organização de Computadores II Universidade Estadual de Maringá Departamento de Informática João Angelo Martini

2 Roteiro o Professores da Área no DIN o Área de Arquitetura de Computadores o Linhas de Pesquisas o Projetos do Grupo GSE (Grupo de Sistemas Embarcados)

3 Professores da Área no DIN o Carlos Benedito Sica de Toledo o Elvio João Leonardo o João Angelo Martini o Linnyer Beatrys Ruiz o Nardênio Almeida Martins o Paulo Cesar Gonçalves o Ronaldo Augusto de Lara Gonçalves

4 Motivação para estudar Arquitetura e Organização de Computadores Componentes Componentes Digitais Digitais Processador Por Por que que estudar estudar todos todos esses esses componentes? Para Para atender atender a demanda demanda por por recursos recursos humanos humanos na na área área de de Sistemas Sistemas Embarcados Sistemas Sistemas Embarcados dominam dominam o mercado mercado Fonte: Tennenhouse, David L. Proactive Computing. Communications of the ACM. Vol.43, n. 5, 2000, pp

5 Motivação para estudar Arquitetura e Organização de Computadores

6 Conceito: Arquitetura e Organização Arquitetura de Computadores: o o Refere-se aos aspectos funcionais do Sistema Computacional que são visíveis ao programador. Exemplo: Conjunto de Instruções (Tipos de Instruções) Tamanho dos Dados (Número de Bits) Organização de Computadores: o o Refere-se aos aspectos estruturais do Sistema Computacional que não são visíveis ao programador. Exemplo: Sinais de Controle, Frequência de Clock Multiplicação implementada por adições ou hardware específico

7 Área de Arquitetura de Computadores Arquitetura e Organização de Computadores O que se estuda? Sim -Do que consiste um sistema de computador -Como o computador trabalha -Como ele é organizado internamente e quais são os compromissos de projeto Não -Como consertar um computador -Como construir meu próprio computador -Como comprar um computador

8 Área de Arquitetura de Computadores Arquitetura e Organização de Computadores O que se estuda? Representação da Informação Sistemas de Numeração Linguagem de Montagem

9 Área de Arquitetura de Computadores Arquitetura e Organização de Computadores O que se estuda? Transistor Transistor Portas Portas LógicasL Lógicas Flip-Flops Flip-Flops Flops Unidades Unidades Funcionais Funcionais Circuitos Circuitos de de Apoio Apoio Registradores Registradores Contadores Contadores ULA ULA UC UC Memória Memória ULA ULA Multiplexadores Multiplexadores Demultiplexadores Demultiplexadores Decodificadores Decodificadores Processador Processador

10 Exemplo de Aplicação dos Estudos ULA com 2 circuitos para efetuar a adição e a subtração CPU RI Somador ULA UC Subtrator

11 Circuito Digital da ULA

12 Matemática tica Discreta Representação do Circuito Somador em Tabela Verdade Entradas Saídas A B C in S C out A B C in A B C in A B C in A B C in S = A B C in + A B C in + A B C in + A B C in

13 Matemática tica Discreta Representação do Circuito Somador em Tabela Verdade Entradas Saídas A B C in S C out A B C in A B C in A B C in A B C in C out = A B C in + A B C in + A B C in + A B C in

14 Álgebra de Boole Simplificação do Circuito Somador por Álgebra de Boole Simplificando as expressões S = A B C in + A B C in + A B C in + A B C in S = A (B C in + B C in )+ A (B C in + B C in ) A e A em evidência Como B + C in = B C in + B C in e B C in = B C in + B C in S = A (B + C in )+ A (B C in ) Fazendo X = B + C in e X = B C in S = A X+ A X S = A + X S = A + B + C in

15 Sistemas de Numeração Uso de Representação em Complemento de 2 para implementar somador e subtrator binário Exemplo de Adição: Complemento de 2 do valor (+5) = = C in = C in =0 C out =0 Overflow= =-2 10 C out =0 em Complemento de Complemento de 2 de -2 10

16 Implementação das Portas LógicasL Tecnologia CMOS: Complementary Metal-Oxide Semiconductor Semicondutor de Metal-Óxido Complementar Implementação Implementação CMOS CMOS da da Porta Porta NAND NAND

17 Linhas de Pesquisa

18 Motivações para Pesquisas em Arquitetura de Computadores A principal motivação para desenvolvimento de pesquisas em Arquitetura de Computadores tem como alvo a melhoria de desempenho Atualmente busca-se um balanço entre o desempenho e o consumo de potência

19 Metodologias para Pesquisas em Arquitetura de Computadores Metodologias para melhorar desempenho o Melhorar a Tecnologia de Fabricação o Melhorar a Organização do Processador Tecnologia de Fabricação tem 2 limitantes: - Custo elevado - Limite físico f de redução do tamanho do transístor stor

20 Limitações de Desempenho Tecnologia de Fabricação: o Apesar do limite físico de redução do tamanho do transistor, ainda há margem para melhoria registradores CPU UC registradores CPU UC ULA ULA ULA ULA ULA Redução do do tamanho do do transístor stor mais unidades funcionais na na mesma área área de de silício

21 Limitações de Desempenho Escorregamento de Clock Limite de Velocidade Dispositivo 1 registrador Circuito Combinacional Dispositivo 2 registrador t prop t est clock clock t comb Escorregamento do clock: É a diferença de tempo entre os instantes em que os dois dispositivos enxergam o sinal de clock. Ocorre porque o sinal de clock percorre caminhos diferentes para se propagar até os dispositivos. Num sistema real deve-se considerar o tempo de escorregamento t escorreg. O período do clock precisa ser no mínimo tão grande quanto:t clock =t prop +t comb +t est +t escorreg

22 Pesquisas para Melhoria de Desempenho Técnicas para Melhoria de Desempenho: o Tecnologias mais rápidas o Projeto mais eficiente da arquitetura: Múltiplos Registradores Hierarquia de Memória (Cache) Pipeline Previsão de Desvios Paralelismo em Nível de Instrução Arquitetura Superescalar Arquiteturas Paralelas

23 Múltiplos Registradores Múltiplos Registradores: o Aumenta velocidade de acesso aos dados memória registradores CPU UC ULA

24 Hierarquia de Memória Princípio da Localidade Exemplo: Alunos de CC estudando na Biblioteca Central (não é brincadeira!) Access cabinet in 30 s Access drawer in 5 s Register file Access desktop in 2 s Cache memory Main memory

25 Hierarquia de Memória Princípio da da Localidade cache memória virtual CPU CPU regs regs C a c h e Memória disco tamanho: velocidade: $/Mbyte: Registrador Cache Memória Disco 500 B 0,25 ns 64 KB/4MB 1 ns $100/MB 512 MB 100 ns $1.50/MB 100 GB 5 ms $0.05/MB maior capacidade, mais lento, mais barato

26 Pipeline Ideia: o Dividir o processo em estágios independentes o Mover objetos através dos estágios em sequência o Em qualquer instante, múltiplos objetos estão sendo processados

27 Exemplo de Pipeline Exemplo da Lavanderia Yandre, João, Valéria, Luciana cada um tem uma sacola de roupas para lavar, secar e passar A B C D o Lavar consome 30 minutos o Secar consome 40 minutos o Passar consome 20 minutos

28 Lavanderia sem Pipeline 6 PM Meia Noite O r d e m t a r e f a s A B C D Tempo o Lavanderia Seqüencial gasta 6 horas para 4 sacolas o Se eles aprendessem sobre pipelining, quanto tempo gastariam?

29 Lavanderia com Pipeline 6 PM Meia Noite Tempo O r d d e m T a r e f a s A B C D o Lavanderia Pipelined gasta 3,5 horas para 4 sacolas

30 Pipeline no Processador BI busca instrução DI decodifica instrução EX executa instrução/ calcula endereço MEM acessa memória WB write back INST1 INST2 INST3 INST1 INST2 INST3 Tempo Sem Pipeline: Não pode iniciar uma nova instrução sem concluir a anterior BI DI EX ME WB Tempo BI DI EX ME WB BI DI EX ME WB Com Pipeline: Pode iniciar uma nova instrução enquanto a anterior está sendo processada

31 Conflito de Controle: Conflito no Pipeline o Instrução de desvio condicional que pode invalidar diversas buscas de instruções Instruções de Desvios: o Testam uma condição especificada pela instrução o Se a condição é verdadeira, então o desvio é tomado o Se a condição é falsa, então o desvio é não tomado o Quando o desvio é tomado a execução começa no endereço-alvo do desvio

32 BI busca instrução Conflito no Pipeline DI decodifica instrução EX executa instrução/ calcula endereço MEM acessa memória WB write back Pipeline sem instruções de desvios INST1 INST2 INST3 BI DI EX ME WB BI DI EX ME WB BI DI EX ME WB Tempo Pipeline com instruções de desvios INST1 BI DI EX ME WB INST2 BI DI EX ME WB Inst3 espera decisão se o desvio será tomado Instrução de Desvio Tempo INST3 BI DI EX ME WB

33 Previsão de Desvios Instrução de Desvio Linguagem Alto NívelN a = c-d; if (a==0) { } else { } b=1; b=0; Instrução de Desvio Assembly sub jz b_recebe_1 mvi b,0 jmp b_recebe_1: mvi b,1 salta_b: nop r1,r2,r3 salta_b

34 Técnicas de Previsão de Desvios Estratégias de Previsão de Desvios Previsões Estáticas: o Fazem a mesma previsão sempre, sem considerar o histórico dos desvios Previsões Dinâmicas: o Baseiam as previsões na história passada dos desvios (usam tabelas de histórico)

35 Técnicas de Previsão de Desvios Previsões Estáticas ticas 1. Prever que todos os desvios sempre serão tomados: o Precisão de 50% ou mais o Simples de implementar 2. Prever que todos os desvios nunca serão tomados: o Precisão de 50% ou mais o Simples de implementar 3. Prever desvio baseado no OP CODE da instrução de desvio: o Prevê que para alguns OP CODEs o desvio será sempre tomado ex. jz end-alvo (sempre tomado) e jnz end-alvo (nunca tomado) o Estudos mostram taxa de acerto de +-75%

36 o Técnicas de Previsão de Desvios Previsões Dinâmicas Prever que o desvio será decidido de acordo com o histórico dos desvios anteriores: BHT (Branch History Table) program counter Obs.: Com Com 1 bit bit conta apenas a história do do último desvio

37 Técnicas de Previsão de Desvios program counter Branch History Table antepenúltima penúltima última Usa-se um um algoritmo para decidir se se o desvio será seráou ou não não tomado, com com base nos nos 3 últimos históricos Esses bits bits 110 significam que: que: Na Na antepenúltima vez vez o desvio foi foi tomado Na Na penúltima vez vez o desvio foi foi tomado Na Na última vez vez o desvio foi foi nãotomado

38 Arquitetura Superescalar Tecnologia de Fabricação + Tecnologia RISC = Redução do Tamanho do Transistor + Redução da UC Sobra espaço no Chip CPU CPU registradores registradores UC UF1 UC UF2 ULA UF3 UF4 Redução do do tamanho do do transistor + Redução da da UC mais unidades funcionais na na mesma área de de silício

39 Arquitetura Superescalar Arquitetura Superescalar o Múltiplas Unidades Funcionais o Explora Paralelismo em Nível de Instruções Instruções Independentes Ciclo 1: add r1,r2,r3 Ciclo 2: sub r4,r5,r6 Ciclo 3: mul r7,r8,r9 Ciclo 4: div r10,r11,r12 Processador seqüencial executa 1 instrução por ciclo Execução em em paralelo Ciclo 1: 1: add add r1,r2,r3sub r4,r5,r6 mul mul r7,r8,r9 div div r10,r11,r12 Processador poderia executar as as quatro quatro instruções simultaneamente num num único único ciclo ciclo

40 Arquitetura Superescalar: Falsas ADD R1,R2,R3 SUB R4,R5,R3 Dependências Instruções lêem lêem R3 R3 RAR RAR - Read Read after after Read Read - Não Não há hádependência ADD R1,R2,R3 SUB R4,R5,R1 ADD R1,R2,R3 SUB R2,R5,R6 ADD R1,R2,R3 SUB R1,R5,R6 SUB SUB lê lê R1 R1 RAW RAW - Read Read after after Write Write Dependência de de dados dados inserir inserir bolhas bolhas no no pipeline SUB SUB escreve em em R2 R2 que que é lido lido por por ADD ADD WAR WAR - Write Write after after Read Read SUB SUB não não pode pode escrever em em R2 R2 antes antes de de ADD ADD ler ler R2 R2 Falsa Falsa dependência SUB SUB escreve no no mesmo mesmo registrador que que ADD ADD (R1) (R1) WAW WAW - Write Write after after Write Write SUB SUB não não pode pode escrever em em R1 R1 antes antes de de ADD ADD escrever em em R1 R1 Falsa Falsa dependência

41 Arquitetura Superescalar: Renomeação de Registradores Técnica usada para resolver problemas de Falsas Dependências Registradores da Arquitetura R0 R1 R2 R3 Lógica de Renomeação Registradores de hardware H0 H1 H2 H3 H4 H5 H6 H7 H8

42 Arquitetura Superescalar: Renomeação de Registradores Antes da Renomeação T1: ADD R3,R4,R5 T2: LDA R7,(R3) T3: SUB R3,R12,R11 T4: STA (R15),R3 Depois da Renomeação T1: ADD H3,H4,H5 SUB H20,H12,H11 T2: LDA H7,(H3) STA (H15),H20 Antes: Falsa dependência entre LDA LDA e SUB SUB Depois: -Renomeação ão elimina falsa falsa dependência -LDA -LDA e SUB SUB podem ser ser executadas em em paralelo

43 Arquitetura Superescalar: Diagrama de Blocos BUSCA DECODIFICAÇÃO REMESSA CONCLUSÃO I-FILA D-Cache I-Cache REGs EST-RES EXEC FILA-REORD

44 Arquitetura de Alto Desempenho Por quê investigar Arquiteturas de Alto Desempenho? Cada vez mais as aplicações demandam mais poder computacional: o Simulação de dinâmica molecular o Simulação de reação nuclear o Previsão de tempo o Previsão para mercado financeiro o Indústria de entretenimento

45 Arquitetura de Alto Desempenho M M M RI P P P M=Módulo de Memória P=Processador RI=Rede de Interconexão

46 Arquitetura de Alto Desempenho M M M P P P RI M=Módulo de Memória P=Processador RI=Rede de Interconexão

47 Arquitetura de Alto Desempenho Imagine uma super máquina com motor V12, de 6.0 litros, 660 cavalos, e velocidade máxima de 350 Km/h, partindo do tédio à emoção em 3,65 s. Uma super máquina precisa de uma super rodovia. Isso leva ao projeto das Redes de Interconexão.

48 Arquitetura de Alto Desempenho Você usaria sua super máquina numa estrada de pista simples com asfalto cheio de buracos, como esta????? Ou usaria este veículo?

49 Arquitetura de Alto Desempenho: Redes de Interconexão Rede Totalmente Conectada Rede Ideal: Conecta todos os nós Permite comunicações simultâneas Custo elevado

50 Arquitetura de Alto Desempenho: Redes de Interconexão Rede Crossbar P P=Processador P M=Módulo de Memória P M M M

51 Arquitetura de Alto Desempenho: Redes de Interconexão Rede de Barramento Compartilhado Barramento Compartilhado P P P M M M P=Processador M=Módulo de Memória

52 Arquitetura de Alto Desempenho: Redes de Interconexão Rede Multi-Estágio Delta SE 0 SE 4 SE SE 1 SE 5 SE SE 2 SE 6 SE SE 3 SE 7 SE

53 Limitações das Redes de Interconexão Limitações das Redes Eletrônicas: o Taxa de transferência o Conflitos o Complexidade de roteamento

54 Redes de Interconexão Tecnologia WDM (Wavelength( Division Multiplexing) EP Tx... Rx Tx... Rx EP PSC EP Tx... Rx Tx... Rx EP PSC=Acoplador Estrela Passivo EP=Elemento de Processamento Tx=Transmissor Rx=Receptor

55 Redes de Interconexão Tecnologia WDM (Wavelength( Division Multiplexing) λ 1 λ 2 λ 3 λ 4... λ Ν Transmissor λ 1 C 1 C 1 λ 1 Receptor Transmissor Transmissor Transmissor λ 2 λ 3 λ 4... C 2 C 3 C 4 Multiplexador λ 1 λ 2 λ 3 λ 4... λ Ν Fibra Óptica Acoplador Estrela Passiva... λ 1 λ 2 λ 3 λ 4... λ Ν C 2 C 3 C 4 λ 2 Filtros Sintonizáves λ 3 λ 4 Receptor Receptor Receptor Transmissor λ Ν C N C N λ Ν Receptor

56 Máquina de Alto Desempenho Exemplo de capacidade de processamento: Se 6,7 bilhões de habitantes da Terra usassem uma calculadora 24 horas por dia, levariam 46 anos para concluir uma conta que o Roadrunner executa em um dia! Configuração do Roadrunner: o Processadores IBM o Processadores AMD o Memória 103,6 TB o Performance 1,7 PETAFLOPS o 1º Lugar no TOP 500 o Objetivos: Simular problemas extremamente complexos, como por exemplo, simular funções do cérebro, previsão do clima, exploração de petróleo o Ocupa área de 3 quadras de tênis o Peso: 227 ton. o Custo: US $133 mi

57 Máquina de Alto Desempenho Características do Netuno o Sediado na UFRJ o Ocupa a 138ª posição no ranking do TOP 500 o Performance 16,24 TFLOPS (2% da performance do Roadrunner) o Executa previsão de chuva para 10 dias em 1 hora (num PC levaria 40 dias) o Objetivos: Simular exploração de petróleo o Custo: US $5 mi

58 Sistemas Embarcados

59 Definição de Sistemas Embarcados

60

61 Áreas de Aplicação Sistemas MédicosM Por exemplo: Olho Artificial: Pesquisa de William Dobelle. [

62 Áreas de Aplicação Aplicações Militares Uso Uso de de redes de de sensores sem sem fio fio para detectar movimento de de tropa inimiga: substitui minas terrestres

63 Eletrônica de de Consumo Áreas de Aplicação

64 Áreas de Aplicação Automação Industrial

65 Áreas de Aplicação Domótica o Segurança o Iluminação o Ventilação o Manutenção o Monitoração e controle à distância

66 Áreas de Aplicação Eletrônica Automotiva

67 Áreas de Aplicação Robótica Robô Johnnie

68

69 SEs x PCs Sistemas Embarcados são dedicados a tarefas específicas X PCs são plataformas de computação de uso geral

70 SEs x PCs Sistemas Embarcados são suportados por uma ampla gama de processadores e arquiteturas Há mais de 140 microprocessadores diferentes fabricados por mais de 40 fabricantes

71 SEs x PCs Sistemas Embarcados são normalmente sensíveis ao custo Projeto Mars Rover: Certamente a NASA não estava preocupada com o custo

72 SEs x PCs Sistemas Embarcados são normalmente sensíveis ao custo Indústria Automobilística: Se Se você você economiza R$0,10 num num Sistema Embarcado, você você será seráo herói da da empresa

73 SEs x PCs Sistemas Embarcados têm restrições de tempo-real No desktop as tarefas, em geral, não são sensíveis ao tempo Por exemplo, o PC pode parar as tarefas para fazer back up

74 SEs x PCs Sistemas Embarcados têm restrições de tempo-real o Não dá para suspender uma tarefa de controle de segurança num sistema que tem restrições de tempo real. o Seria desastroso. Literalmente!!

75 SEs x PCs SE é menos tolerante a falhas que desktop PC Vixi: Tela Azul!

76 SEs x PCs SE é menos tolerante a falhas que desktop PC Sistema Embarcado usa Watchdog Timer

77 SEs x PCs Sistemas Embarcados têm restrições de potência Impatcos: o SE deve funcionar por longo tempo com pequeno conjunto de de baterias o SE deve operar em sleep mode para economizar energia o Afeta na na escolha do do processador, na na sua velocidade e na na arquitetura de de memória Bateria

78 Grupos de Pesquisas o HPPCA High Performance and Parallel Computer Architecture Group o GSE Grupo de Sistemas Embarcados o Manna Management Architecture for Wireless Sensor Networks

79 Pesquisas do Grupo HPPCA HPPCA-DIN o Paralelização de Aplicações o Desenvolvimento de Ferramentas de Monitoramento o Simulação de Arquiteturas de Alto Desempenho

80

81 Sistema Embarcado para auxílio a Agricultura Familiar Estação coletora de de dados: o Sensores de de umidade, temperatura, radiação, velocidade do do vento, direção do do vento o Microcontrolador ATMEL o Coleta dos dados: Celular, Infrared, USB, ZigBee

82 Sistema Embarcado com Aeronave Não Tripulada Cooperação: ICMC/USP- DIN/UEM Estação coletora de de dados: o coleta de de dados e transmissão pelo pelo avião não não tripulado

83 Sistema Embarcado com Aeronave Não Tripulada Cooperação: ICMC/USP- DIN/UEM Estação coletora de de dados: o coleta de de dados e transmissão pelo pelo avião não não tripulado

84 o Simuladores SimpleScalar Watch Ferramentas o Linguagens de Descrição de Hardware VHDL SystemC o Kits de Programação ATMEL