Electrónica I º Semestre 2/2 3º Trabalho de Laboratório Par Diferencial Fernando Gonçalves Teresa Mendes de Almeida Jorge Fernandes INSTITUTO SUPERIOR TÉCNICO Departamento de Engenharia Electrotécnica e de Computadores Área Científica de Electrónica Novembro de 28 Revisto em Outubro de 2
. Introdução Neste trabalho pretende-se analisar o funcionamento de um par diferencial com carga resistiva. Nomeadamente, será analisada a característica de transferência, os ganhos de tensão (modo diferencial e modo comum), resistência de entrada em modo diferencial, relação de rejeição de modo comum e tensão de desvio de entrada. A realização do par diferencial será baseada no circuito integrado CA346 (ou equivalente) que contém transístores bipolares que podem ser acedidos através dos pinos do circuito integrado. A realização do trabalho de laboratório compreende os seguintes passos: i. antes da primeira sessão de trabalho no laboratório deve ser realizada toda a análise teórica do circuito; ii. na primeira sessão de laboratório devem ser realizadas as simulações (com o programa PSpice Schematics) e os resultados obtidos devem ser confrontados com os cálculos teóricos (os ficheiros necessários às simulações podem ser preparados antes da aula de laboratório); iii. os componentes para a montagem do circuito serão entregues na primeira sessão de laboratório. Caso disponham de tempo livre, podem aproveitar a parte final da aula para montarem o circuito. Nota: A placa de bread-board para a montagem do circuito deverá ser trazida pelos alunos; iv. na segunda sessão de laboratório devem ser realizadas as medições experimentais e os resultados obtidos devem ser comparados com os cálculos teóricos e com os resultados das simulações. O relatório é entregue no final desta segunda aula de laboratório. 2. Equipamento para Ensaio Laboratorial Base de experimentação Osciloscópio Gerador de funções Breadboard Resistências (2x2,2 k; 4,7 ke 2x ) Circuito integrado CA346 (array de transístores bipolares) 3. Análise Teórica NOTAS: Em cada questão apresente sempre os esquemas eléctricos usados, o conjunto de equações iniciais e as equações finais, assim como os valores numéricos calculados (não precisa de apresentar os cálculos relativos aos passos intermédios da manipulação simbólica). Caso faça alguma aproximação nos cálculos, apresente a sua justificação e validação.
Parâmetros dos transístores para os cálculos teóricos V BE =,7 V o = F = V A = V V T =2 mv V CC = + V Espelho de corrente R C i C i C2 R C2 v O v O2 v O2 R REF I REF R C = 2,2 k R C2 = 2,2 k v Q 3 Q 4 R E R E v 2 R E = R REF = 4,7 k I F R f Q 2 Q V EE = - V Figura : Par diferencial com degeneração de emissor Para o espelho de corrente ilustrado na Figura, responda às seguintes questões apresentando os cálculos efectuados. 3. Sem desprezar as correntes de base, determine o valor das correntes I REF e I F. 3.2 Determine o valor da resistência incremental de saída da fonte, R f. Sempre que necessário, deverá utilizar estes valores para os cálculos que são solicitados nas questões seguintes. Para o par diferencial da Figura, responda às seguintes questões apresentando os cálculos efectuados. Como a resistência r o tem um valor muito elevado, despreze o seu efeito no modelo dos transístores. 3.3 Determine o valor das correntes I C e I C2 (correntes em repouso). 3.4 Determine o valor das tensões V O e V O2 (tensões em repouso). 3. Considerando v D = v v 2, obtenha as características de transferência aproximadas para v O (v D ), v O2 (v D ) e v O2 (v D ) e represente-as graficamente para v D, V. Recorra ao modelo incremental para responder às questões 3.6 a 3.9 3.6 Considerando v d = v v 2, calcule os ganhos de tensão de modo diferencial A d = v o /v d ; A d2 = v o2 /v d e A d = v o2 /v d. 3.7 Considerando v c = (v + v 2 )/2, calcule os ganhos de tensão de modo comum A c = v o /v c ; A c2 = v o2 /v c e A c = v o2 /v c. 2
3.8 Determine o valor da resistência de entrada de modo diferencial, R id. 3.9 Calcule o valor da Relação de Rejeição de Modo Comum (CMRR) obtida para a saída diferencial Ad CMRR = e para a saída no colector do transístor, A c Ad CMRR =. A 3. Assuma que R C2 sofre um aumento de % face ao seu valor nominal. Considerando que v = v 2 = V, qual o valor da tensão v O2 que obtém? 3. Determine um valor aproximado para a tensão de desvio de entrada, V OS = V V 2, que anula a tensão v O2 obtida na alínea anterior. 4. Simulação c Para realizar a simulação do funcionamento do circuito considere que os transístores são caracterizados pelo modelo descrito acima. Deve introduzir o componente QbreakN para os transístores e, de seguida, deve alterar os seus parâmetros, seleccionando o componente e acedendo à seguinte sequência de comandos: Edit Model Edit Instance Model (Text). Na janela que fica aberta devem ser introduzidos os parâmetros de acordo com a tabela anterior (pode ser feito «copy» e «paste» a partir de um editor que não introduza caracteres escondidos, por exemplo o «notepad»). As características ficam então guardadas num ficheiro ***.lib, cujo nome e directoria é o indicado na janela de edição em «Save To». NOTAS: Modelo SPICE dos transístores do circuito integrado CA346.MODEL CA346 NPN IS=E- BF=4.76 VAF= IKF=46.747E-3 ISE=4.23E- NE=.483 BR=. VAR= IKR=.E-3 ISC=E- RC= CJE=.26E-2 MJE=.33333 CJC=99.79E- MJC=.33333 TF=277.9E-2 XTF=39.38 VTF=6.364 ITF=.797 TR=E-9 *$ A fim de facilitar a identificação das formas de onda nos gráficos dos resultados, dê nomes ilustrativos aos sinais de tensão (vo, vo2, vc, etc.). Para isso basta seleccionar uma linha de ligação entre dois componentes do circuito (clicar duas vezes na linha) e atribuir-lhe o nome (Label). Utilize a opção Plot Label Mark para assinalar pontos nos gráficos. Quando impresso, esses pontos ficarão visíveis, permitindo comprovar os valores mencionados no relatório. Todos os valores pedidos ou usados em cálculos devem ser identificados com esta opção. 3
V CC = + V V CC = + V R C i C i C2 R C2 R REF I REF R C R C2 R REF I REF v O v O2 v O2 v O v O2 v O2 i d Q 3 Q 4 Q 3 Q 4 v d R E R E R E R E R C = 2,2 k I F i c R C2 = 2,2 k R E = R REF = 4,7 k Q 2 Q v c Q 2 Q (a) V EE = - V (b) V EE = - V Figura 2: Par diferencial a utilizar para simulação Simule o circuito representado na Figura 2(a), respondendo às seguintes questões. Considere que a fonte de tensão v d corresponde a um gerador do tipo VSIN. Em cada uma das alíneas apenas necessitará de ajustar/definir os parâmetros desse gerador, de acordo com a simulação pedida (Bias Point Detail, DC Sweep, Transient e AC Sweep). 4. Anulando v D e fazendo uma análise do ponto de funcionamento em repouso (Bias Point Detail), determine e registe: o valor das correntes I REF, I F, I C e I C2 o valor das tensões V O e V O2. Justifique o facto de que I F > I REF 4.2 Obtenha as características de transferência para v O (v D ), v O2 (v D ) e v O2 (v D ) fazendo uma análise com um varrimento do sinal de entrada v D (DC Sweep) entre -, V e, V. 4.3 Calcule os ganhos de tensão A d, A d2 e A d. Anote os valores obtidos sobre o gráfico. Sugestão: obtenha a derivada de cada uma das tensões. 4.4 Aplique na entrada v d um sinal sinusoidal com mv de amplitude e Hz de frequência. Fazendo uma análise no domínio do tempo (Transient) durante 3 períodos, obtenha um gráfico com as tensões v d (t), v o (t), v o2 (t) e v o2 (t). 4. A partir dos gráficos obtidos na alínea anterior, calcule os ganhos de tensão A d, A d2 e A d. Anote os valores obtidos sobre o gráfico. NOTA: no caso das análises no domínio do tempo (Transient), o ganho não pode ser obtido a partir das derivadas. 4.6 Fazendo uma análise AC (AC Sweep) entre Hz e Hz (resposta em frequência), obtenha o gráfico da relação V d /I d e determine a resistência de entrada de modo diferencial R id. Faça V d = V, embora o valor escolhido seja irrelevante. Simule o circuito representado na Figura 2(b), respondendo às seguintes questões. 4.7 Aplique na entrada v c um sinal sinusoidal com V de amplitude e Hz de frequência (gerador de sinal VSIN). Fazendo uma análise no domínio do tempo (Transient) durante 4
3 períodos, obtenha um gráfico com as tensões v c (t), v o (t), v o2 (t) e v o2 (t). Sugestão: Devido à sua amplitude reduzida, represente v o (t) e v o2 (t) numa janela diferente das restantes formas de onda (Plot Add Plot to Window). 4.8 A partir dos gráficos obtidos na alínea anterior, calcule os ganhos de tensão A c, A c2 e A c. Anote os valores obtidos sobre o gráfico. 4.9 Usando os ganhos de tensão obtidos nas alíneas anteriores, calcule a Relação de Rejeição de Modo Comum obtida para a saída diferencial (CMRR) e para a saída no colector do transístor Q 3 (CMRR ). Voltando ao circuito da Figura 2(a), aumente o valor de R C2 em %. Responda às seguintes questões. 4. Fazendo uma análise do ponto de funcionamento em repouso (Bias Point Detail), que é equivalente a considerar v d = V, registe o valor de V O2 que obteve. 4. Fazendo um varrimento da tensão V D (DC Sweep) entre - mv e mv, obtenha um gráfico de V O V O2. No gráfico obtido assinale o valor correspondente a V OS.. Trabalho Experimental PRECAUÇÕES / RECOMENDAÇÕES: A montagem dos circuitos deve ser sempre realizada com a fonte de alimentação desligada. A fonte de alimentação deve ser a primeira a ser ligada e a última a ser desligada. Antes de aplicar um sinal na entrada do circuito visualize-o no osciloscópio e verifique se corresponde ao sinal pretendido. A alimentação dos circuitos é feita directamente através da base de experimentação, que fornece as tensões DC necessárias (± V). Os sinais de entrada e de saída devem passar pelas fichas BNC da base de experimentação. O pino 3 do circuito CA346 deve estar sempre ligado à tensão de alimentação mais negativa ( V), mesmo quando o transístor Q não está a ser utilizado. Para a realização da parte experimental deste trabalho vai ser utilizado o circuito integrado CA346 (ou equivalente) que contém transístores bipolares NPN. A correspondência entre os terminais dos transístores e os pinos do integrado está ilustrada na Figura 3.
Substrato 4 3 2 9 8 Q Q 4 Q 3 Q Q 2 2 3 4 6 7 Figura 3: Circuito Integrado CA346 V CC = + V R C R C2 v O v O2 v O2 R REF I REF v Q 3 Q 4 R E R E R C = 2,2 k R C2 = 2,2 k R E = R REF = 4,7 k Q 2 Q V EE = - V Figura 4: Par diferencial a utilizar no trabalho experimental Realize a montagem do par diferencial da Figura 4. Note que a identificação dos transístores (Q a Q 4 ) da Figura 4 corresponde à numeração dos transístores no circuito integrado. Esta correspondência deve ser preservada.. Ligue a entrada v à massa. Usando um voltímetro meça e registe as tensões V O e V O2..2 Aplique na entrada v um sinal sinusoidal de frequência Hz e amplitude mv. Mantenha ambos os canais do osciloscópio em modo DC. Recorrendo ao HIMES, obtenha os gráficos seguintes: v (t) e v O (t) v (t) e v O2 (t).3 Usando o múltimetro em modo AC determine as amplitudes v, v O e v O2. Com base nesses valores determine os ganhos de tensão, A d e A d2..4 Observando v (t) e v O (t) em modo AC, aumente a amplitude do sinal de entrada para, V. Recorrendo ao HIMES, registe as formas de onda observadas.. Colocando o HIMES em modo X-Y, registe a característica de transferência v O (v ). A partir da característica obtida, determine o ganho de modo diferencial, A d. 6
.6 Visualize v O2 (t) em substituição de v O (t). Colocando o HIMES em modo X-Y, registe a característica de transferência v O2 (v ). A partir da característica obtida, determine o ganho de modo diferencial, A d2..7 Com base nos ganhos de tensão obtidos nas alíneas anteriores, calcule o ganho de modo diferencial, A d. 6. Relatório e Análise dos Resultados O relatório (entregue no final da segunda sessão de laboratório) deve obrigatoriamente respeitar a seguinte sequência de capítulos/secções: Análise teórica (inclui as respostas às questões 3. a 3.) Simulação (inclui as respostas às questões 4. a 4. sempre que se justifique, assinale os valores pedidos sobre os próprios gráficos) Trabalho experimental (inclui as respostas e gráficos referentes às questões. a.7) Análise dos resultados (no mínimo, inclui as comparações de resultados que se indicam nas tabelas abaixo sugestão: utilize as tabelas para resumir os valores que obteve ao longo do trabalho e aproveite a coluna Comentário para inserir a sua análise dos resultados) Conclusões Grandezas a comparar Teórica Simulação Experimental Comentário Tensões e correntes em repouso 3., 3.3 e 3.4 4.. Características de transferência e ganhos 3. 4.2 e 4.3.4 a.7 Ganhos de modo diferencial 3.6 4.4 e 4..2 e.3 Resistência de entrada diferencial, R id 3.8 4.6 Ganhos de modo comum 3.7 4.7 e 4.8 CMRR 3.9 4.9 Tensão de desvio de saída, v O2 3. 4. Tensão de desvio de entrada, V OS 3. 4. Apenas as tensões em repouso Como na segunda sessão de laboratório é necessário realizar o trabalho experimental e completar o relatório, o relatório deve ser estruturado e parcialmente realizado antes da segunda aula de laboratório, para que durante a aula apenas seja necessário completar os aspectos referentes aos resultados experimentais. Deve trazer o relatório já impresso. 7. Folha de Características do Circuito Integrado CA346 (ver páginas seguintes) 7
CA346 Data Sheet May 2 File Number 34. General Purpose NPN Transistor Array The CA346 consists of five general purpose silicon NPN transistors on a common monolithic substrate. Two of the transistors are internally connected to form a differentially connected pair. The transistors of the CA346 are well suited to a wide variety of applications in low power systems in the DC through VHF range. They may be used as discrete transistors in conventional circuits. However, in addition, they provide the very significant inherent integrated circuit advantages of close electrical and thermal matching. Ordering Information PART NUMBER (BRAND) TEMP. RANGE ( o C) PACKAGE PKG. NO. CA346 - to 2 4 Ld PDIP E4.3 CA346M (346) - to 2 4 Ld SOIC M4. Features Two Matched Transistors - V BE Match...±mV - I IO Match...2µA (Max) LowNoiseFigure...3.2dB(Typ)atkHz General Purpose Monolithic Transistors Operation From DC to 2MHz Wide Operating Current Range Full Military Temperature Range Applications Three Isolated Transistors and One Differentially Connected Transistor Pair for Low Power Applications at Frequencies from DC Through the VHF Range Custom Designed Differential Amplifiers Temperature Compensated Amplifiers CA346M96 (346) Pinout - to 2 4 Ld SOIC Tape and Reel M4. See Application Note, AN296 Application of the CA38 Integrated-Circuit Transistor Array for Suggested Applications CA346 (PDIP, SOIC) TOP VIEW 4 2 Q Q 3 SUBSTRATE DIFFERENTIAL PAIR 3 2 4 Q 2 Q 4 6 9 7 Q 3 8 CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures. -888-INTERSIL or 32-724-743 Intersil and Design is a trademark of Intersil Americas Inc. Copyright Intersil Americas Inc. 2
CA346 Absolute Maximum Ratings Collector-to-Emitter Voltage (V CEO )... V Collector-to-Base Voltage (V CBO )... 2V Collector-to-Substrate Voltage (V CIO,Note)... 2V Emitter-to-Base Voltage (V EBO )... V Collector Current (I C )...ma Operating Conditions TemperatureRange... - o Cto2 o C Thermal Information Thermal Resistance (Typical, Note 2) θ JA ( o C/W) θ JC ( o C/W) PDIPPackage... 8 N/A SOICPackage... 22 N/A Maximum Power Dissipation (Any One Transistor)....... 3mW Maximum Junction Temperature (Plastic Package)........ o C MaximumStorageTemperatureRange... -6 o Cto o C Maximum Lead Temperature (Soldering s)............ 3 o C (SOIC - Lead Tips Only) CAUTION: Stresses above those listed in Absolute Maximum Ratings may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. NOTES:. The collector of each transistor of the CA346 is isolated from the substrate by an integral diode. The substrate (Terminal 3) must be connected to the most negative point in the external circuit to maintain isolation between transistors and to provide for normal transistor action. 2. θ JA is measured with the component mounted on an evaluation PC board in free air. Electrical Specifications, characteristics apply for each transistor in CA346 as specified PARAMETER SYMBOL TEST CONDITIONS MIN TYP MAX UNITS DC CHARACTERISTICS Collector-to-Base Breakdown Voltage V (BR)CBO I C =µa, I E = 2 6 - V Collector-to-Emitter Breakdown Voltage V (BR)CEO I C =ma,i B = 24 - V Collector-to-Substrate Breakdown Voltage V (BR)CIO I C =µa, I CI = 2 6 - V Emitter-to-Base Breakdown Voltage V (BR)EBO I E =µa, I C = 7 - V Collector Cutoff Current (Figure ) I CBO V CB =V,I E = -.2 4 na Collector Cutoff Current (Figure 2) I CEO V CE =V,I B = - See Fig. 2. µa Forward Current Transfer Ratio (Static Beta) h FE I C = ma - - - (Note 3) (Figure 3) I C =ma 4 - - I C =µa - 4 - - Input Offset Current for Matched Pair Q and Q 2. I IO -I IO2 (Note3)(Figure4),I C =ma -.3 2 µa Base-to-Emitter Voltage (Note 3) (Figure ) V BE I E =ma -.7 - V I E = ma -.8 - V Magnitude of Input Offet Voltage for Differential Pair V BE -V BE2 (Note 3) (Figures, 7),I C = ma -.4 mv Magnitude of Input Offset Voltage for Isolated Transistors V BE3 -V BE4, V BE4 -V BE, V BE -V BE3 (Note 3) (Figures, 7) Temperature Coefficient of Base-to-Emitter Voltage (Figure 6),I C = ma -.4 mv,i C = ma - -.9 - mv/ o C Collector-to-Emitter Saturation Voltage V CES I B =ma,i C = ma -.23 - V Temperature Coefficient: Magnitude of Input Offset Voltage (Figure 7) V BE -------------- T V IO ---------------- T DYNAMIC CHARACTERISTICS Low Frequency Noise Figure (Figure 9) NF f = khz,,i C =µa, Source Resistance = kω,i C =ma -. - µv/ o C - 3.2 - db Low Frequency, Small Signal Equivalent Circuit Characteristics Forward Current Transfer Ratio (Figure ) h FE f=khz,,i C =ma - - - Short Circuit Input Impedance (Figure ) h IE f=khz,,i C =ma - 3. - kω Open Circuit Output Impedance (Figure ) h OE f=khz,,i C =ma -.6 - µs 2
CA346 Electrical Specifications, characteristics apply for each transistor in CA346 as specified (Continued) PARAMETER SYMBOL TEST CONDITIONS MIN TYP MAX UNITS Open Circuit Reverse Voltage Transfer Ratio (Figure ) h RE f=khz,,i C =ma -.8x -4 - - Admittance Characteristics Forward Transfer Admittance (Figure 2) Y FE f=khz,,i C =ma - 3-j. - - Input Admittance (Figure 3) Y IE f=khz,,i C = ma -.3 + j.4 - - Output Admittance (Figure 4) Y OE f=khz,,i C =ma -.+j.3 - - Reverse Transfer Admittance (Figure ) Y RE f=khz,,i C = ma - See Fig. 4 - - Gain Bandwidth Product (Figure 6) f T,I C = 3mA 3 - MHz Emitter-to-Base Capacitance C EB V EB =3V,I E = -.6 - pf Collector-to-Base Capacitance C CB V CB =3V,I C = -.8 - pf Collector-to-Substrate Capacitance C CI V CS =3V,I C = - 2.8 - pf NOTE: 3. Actual forcing current is via the emitter for this test. Typical Performance Curves COLLECTOR CUTOFF CURRENT (na) 2 - -2-3 I E = V CB =V V CB = V V CB =V -4 2 7 2 TEMPERATURE ( o C) COLLECTOR CUTOFF CURRENT (na) 3 2 - -2-3 I B = V CE =V V CE = V 2 7 2 TEMPERATURE ( o C) FIGURE. TYPICALCOLLECTOR-TO-BASECUTOFFCURRENT vs TEMPERATURE FOR EACH TRANSISTOR FIGURE 2. TYPICAL COLLECTOR-TO-EMITTER CUTOFF CURRENT vs TEMPERATURE FOR EACH TRANSISTOR STATIC FORWARD CURRENT TRANSFER RATIO (h FE ) 2 9 8 7 6 h FE h FE ------------- OR h FE2 ------------- h h FE2 FE...9.8 BETA RATIO INPUT OFFSET CURRENT (µa)..... EMITTER CURRENT (ma) FIGURE 3. TYPICAL STATIC FORWARD CURRENT TRANSFER RATIO AND BETA RATIO FOR Q AND Q 2 vs EMITTER CURRENT.... COLLECTOR CURRENT (ma) FIGURE 4. TYPICAL INPUT OFFSET CURRENT FOR MATCHED TRANSISTOR PAIR Q Q 2 vs COLLECTOR CURRENT 3
CA346 Typical Performance Curves (Continued) BASE-TO-EMITTER VOLTAGE (V).8.7.6. V BE INPUT OFFSET VOLTAGE.4... EMITTER CURRENT (ma) 3 2 INPUT OFFSET VOLTAGE (mv) BASE-TO-EMITTER VOLTAGE (V)..9.8.7.6. I E =3mA I E =ma I E =.ma.4-7 - -2 2 7 2 TEMPERATURE ( o C) FIGURE. TYPICAL STATIC BASE-TO-EMITTER VOLTAGE CHARACTERISTICS AND INPUT OFFSET VOLTAGE FOR DIFFERENTIAL PAIR AND PAIRED ISOLATED TRANSISTORS vs EMITTER CURRENT FIGURE 6. TYPICAL BASE-TO-EMITTER VOLTAGE CHARACTERISTIC vs TEMPERATURE FOR EACH TRANSISTOR INPUT OFFSET VOLTAGE (mv) 4. 3. 2..7..2 R S = Ω I E =ma 2 I E =ma I E =.ma NOISE FIGURE (db) f =.khz f = khz f = khz -7 - -2 2 7 2 TEMPERATURE ( o C) FIGURE7. TYPICALINPUTOFFSETVOLTAGECHARACTERISTICS FOR DIFFERENTIAL PAIR AND PAIRED ISOLATED TRANSISTORS vs TEMPERATURE... COLLECTOR CURRENT (ma) FIGURE 8. TYPICAL NOISE FIGURE vs COLLECTOR CURRENT 2 R S = Ω 3 2 R S = Ω NOISE FIGURE (db) f = khz f = khz f =.khz NOISE FIGURE (db) 2 f = khz f = khz f =.khz.. COLLECTOR CURRENT (ma) FIGURE 9. TYPICAL NOISE FIGURE vs COLLECTOR CURRENT.. COLLECTOR CURRENT (ma) FIGURE. TYPICAL NOISE FIGURE vs COLLECTOR CURRENT 4
CA346 Typical Performance Curves (Continued) NORMALIZED h PARAMETERS. f = khz h RE h IE h FE = h IE =3.kΩ h RE =.88x -4 h OE =.6µS AT ma h RE h OE h FE h IE.... COLLECTOR CURRENT (ma) FORWARD TRANSFER CONDUCTANCE (g FE ) OR SUSCEPTANCE (b FE )(ms) COMMON EMITTER CIRCUIT, BASE INPUT 4,,I C =ma 3 2 g FE - b FE -2. FREQUENCY (MHz) FIGURE. TYPICAL NORMALIZED FORWARD CURRENT TRANSFER RATIO, SHORT CIRCUIT INPUT IMPEDANCE, OPEN CIRCUIT OUTPUT IMPEDANCE, AND OPEN CIRCUIT REVERSE VOLTAGE TRANSFER RATIO vs COLLECTOR CURRENT FIGURE 2. TYPICAL FORWARD TRANSFER ADMITTANCE vs FREQUENCY INPUT CONDUCTANCE (g IE ) OR SUSCEPTANCE (b IE )(ms) 6 COMMON EMITTER CIRCUIT, BASE INPUT,,I C =ma 4 3 b IE 2 g IE. FREQUENCY (MHz) OUTPUT CONDUCTANCE (g OE ) OR SUSCEPTANCE (b OE )(ms) 6 4 3 2 COMMON EMITTER CIRCUIT, BASE INPUT,,I C =ma b OE g OE. FREQUENCY (MHz) FIGURE 3. TYPICAL INPUT ADMITTANCE vs FREQUENCY FIGURE 4. TYPICAL OUTPUT ADMITTANCE vs FREQUENCY REVERSE TRANSFER CONDUCTANCE (g RE ) OR SUSCEPTANCE (b RE )(ms) -. -. -. COMMON EMITTER CIRCUIT, BASE INPUT,,I C =ma g RE IS SMALL AT FREQUENCIES LESS THAN MHz b RE -2. FREQUENCY (MHz) GAIN BANDWIDTH PRODUCT (MHz) 9 8 7 6 4 3 2 2 3 4 6 7 8 9 2 3 4 COLLECTOR CURRENT (ma) FIGURE. TYPICAL REVERSE TRANSFER ADMITTANCE vs FREQUENCY FIGURE 6. TYPICAL GAIN BANDWIDTH PRODUCT vs COLLECTOR CURRENT