Máquina de Estados. Transições Estados Em Verilog. Monitoria SD Daniel Alexandro/Reniê Delgado/Vanessa Ogg.

Documentos relacionados
Introdução às máquinas de estado finitas

Máquinas de Estados Finitos. Aula 19 Prof. Abel Guilhermino

ELT601 Eletrônica Digital II Graduação em Engenharia Eletrônica

ELT601 Eletrônica Digital II Graduação em Engenharia Eletrônica

UNIVERSIDADE FEDERAL DE ITAJUBÁ

Modelação de circuitos síncronos

LFA Aula 08. Minimização de AFD Autômatos Finitos com saídas 25/01/2017. Linguagens Formais e Autômatos. Celso Olivete Júnior.

Sistemas Digitais. Linguagem Verilog. Monitoria SD Daniel Alexandro/Reniê Delgado/Vanessa Ogg. Editado por (DARA)

Circuitos sequenciais elementares

1. Objetivos: Familiarizar o aluno com o uso do ambiente de desenvolvimento da Linguagem Verilog. Familiarizar o aluno com a linguagem Verilog.

Treinamento em Projeto de Sistemas Digitais

ELT601 Eletrônica Digital II Graduação em Engenharia Eletrônica

Tutorial Verilog 1ª Edição

LABORG. VHDL Máquina de estados finitos

Organização e Arquitetura de Computadores

VERILOG. Alex Vidigal Bastos

3 pessoas no corredor no máximo

Organização e Arquitetura de Computadores I

Circuitos sequenciais elementares

ELLi002. Prof. Vinícius Valamiel

12/11/13. Obje%vos do laboratório. SST20707 Síntese de Sistemas de Telecomunicações. Síntese de máquinas de estado (FSM) Finite State Machine (FSM)

Prof. Rômulo Calado Pantaleão Camara. Carga Horária: 2h/60h

Lógica Reconfigurável

Circuitos combinatórios. (Revisão)

Lab Verilog Chaves, LEDs e Multiplexadores

Organização e Arquitetura de Computadores II

IMPLEMENTAÇÕES POR EQUAÇÃO DE ESTADOS E DE SAÍDA DOS MODELOS DE MEALY E DE MOORE 1 BIT POR ESTADO.

Organização e Arquitetura de Computadores I

Treinamento em Projeto de Sistemas Digitais

CONTADORES DIGITAIS (Unidade 6)

Latches e Flip-Flops. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva

Contador. A ideia básica de um contador. Os flip-flops podem ser conectados juntos para realizar

Treinamento em Projeto de Sistemas Digitais

Trabalho Prático Nº 8

Fluxogramas. Fluxogramas: motivação e conceitos base Uso dos fluxogramas para especificar um circuito.

ELT601 Eletrônica Digital II

Análise de Circuitos Sequënciais Máquinas de Mealy e Moore

NOTAS DE AULA NE7720 SISTEMAS DIGITAIS - II AULA

Registradores. Circuitos Lógicos. DCC-IM/UFRJ Prof. Gabriel P. Silva

Fundamentos de Sistemas Digitais. Lógica Sequencial. Prof. Dr. Alexandre M. Amory Prof. Dr Edson I. Moreno

Licenciatura em Engenharia Informática e Computação. Arquitectura de Computadores Exame Modelo

2 a Lista de Exercícios

UNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim

Verilog HDL Introduzida em 1985 pela Gateway Design System Corporation Após 1990, passou a ser de domínio público, e em 1995 passou a ser padrão IEEE

Máquinas de estado. Rodrigo Hausen ... saída próx. estado. entrada estado. Circuito combinacional para o cálculo do próximo estado.

Exercícios de Fixação

Projecto de Sistemas Digitais

CONVERSOR ANALÓGICO DIGITAL POR APROXIMAÇÕES SUCESSIVAS

Uma Introdução às Linguagens de Descrição de Hardware

AULA 8 Máquina de Estados Finitos F.S.M. (pg. 132 a 135).

Descreva em VHDL, simule no simulador logico e sintetize usando uma ferramenta de CAD para FPGA :

Universidade Federal do ABC

Licenciatura em Engenharia Informática e Computação. Arquitectura de Computadores Exame

Aluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

Projecto e Controlo em Lógica Digital

2006, António Esteves, Sistemas Digitais 1, UM-DI. Módulo 6. Sistemas sequenciais

UNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim

UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO CURSO: CIÊNCIA DA COMPUTAÇÃO 9º PERÍODO. Profª Danielle Casillo

EELi02. Prof. Vinícius Valamiel

Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Circuito de Dados e Circuito de Controlo

X Y Q n Q n Q n 1 1 0

CIRCUITOS SEQUENCIAIS. Adão de Melo Neto

Máquinas de Estados Finitos

Xilinx ISE. O projecto

Introdução às linguagens de descrição de hardware

Circuitos Seqüenciais Sistemas Digitais

ELETRÔNICA DIGITAL II

Electrónica dos Sistemas Embebidos. Guia de Laboratório III

SISTEMAS DIGITAIS (SD)

Introdução a Sistemas Digitais

Aula 7 SISTEMAS DIGITAIS. Linguagem de Descrição de Hardware VHDL Maquinas de Estados. Prof. Fernanda Gusmão de Lima Kastensmidt

PROJETO DE CIRCUITOS INTEGRADOS VLSI

Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória interna.

ELT601 Eletrônica Digital II Graduação em Engenharia Eletrônica

FSM em VHDL e Verificação Funcional. CMP de junho de 2006

ELD - Eletrônica Digital Aula 7 Circuitos Sequenciais Contadores. Prof. Antonio Heronaldo de Sousa

Sistemas Digitais. PALs Sequenciais Parâmetros Temporais em PALs Sequenciais ABEL Registos Contadores Registos de Deslocamento ( Shift Registers )

SystemVerilog para descrição RTL

Eletrônica Digital II

Disciplina de SSC Elementos de Lógica Digital II (Prática)

Análise e Projeto de Circuitos Combinacionais e Sequenciais

Contadores(Aula2) Prof. Rômulo Calado Pantaleão Camara

Centro de Educação Profissional da Universidade Estadual de Campinas

Modelação de máquinas de estados

Capítulo 3 Circuitos lógicos seqüenciais: flip-flops, latches, contadores e registradores

Prof. Luís Caldas Síntese de Sistemas Seqüenciais por Diagrama de Estados SÍNTESE DE SISTEMAS SEQÜENCIAIS POR DIAGRAMA DE ESTADOS

Aluno Nº. A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

Aula 18. Máquina de Estados Parte 2. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira

Centro de Educação Profissional da Universidade Estadual de Campinas

SISTEMAS DIGITAIS II Enunciados de Laboratório

UTILIZAÇÃO DE CIRCUITOS BIESTÁVEIS

Índice. Modelos e Procedimentos

2º TESTE (Questões 5, 6, 7, 8, 9 e 10)... 1h30m EXAME (Questões 1 a 10)... 2h30m

Universidade Federal de Santa Catarina Centro Tecnológico Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação

Sistemas Digitais. Módulo 14 Prof. Celso CIRCUITOS SEQÜÊNCIAIS

Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores.

Sistemas Digitais. Aula 11

Aprendendo a utilizar a Ferramenta Modelsim. Professor: Lucas Cambuim (lfsc)

Transcrição:

Máquina de Estados Transições Estados Em Verilog Monitoria SD 2011.2 Daniel Alexandro/Reniê Delgado/Vanessa Ogg Editado por (rad)

O que é? É uma modelagem de um comportamento, composto por estados, transições e ações.

Estados Um estado armazena informações sobre o passado, isto é, ele reflete as mudanças desde a entrada num estado, no início do sistema, até o momento presente.

Transição de Estado Uma transição indica uma mudança de estado e é descrita por uma condição que precisa ser realizada para que a transição ocorra.

Ação Uma ação é a descrição de uma atividade que deve ser realizada num determinado momento. Tipos: Ação de entrada (no estado): executa a ação quando entra no estado. Ação de saída: executa a ação quando sai do estado. Ação da entrada (da input): executa a ação dependendo do estado presente ou das condições da entrada. Ação de transição: executa a ação quando ocorre uma determinada transição.

Diagrama Gráfico Na Figura abaixo é apresentada uma máquina de estados onde os estados estão representados por círculos, as condições de transição estão representadas por expressões em verde e as ações associadas às transições estão representadas em vermelho.

MEF Verilog module mef(clk, in_data, out_data); input clk; input [N:0] in_data; output [M:0] out_data; reg [M:0] out_data; reg [S:0] estado; // memória para variáveis de estado // alternativa: assign output =...; always @(negedge clk) case (estado) 0: begin output <=...; estado <=...; end 1: begin output <=...; estado <=...; end... default: output <=...; estado <=...; end endcase endmodule

Exemplo:Semáforo o Dados gerais: I Semáforo de um cruzamento, apenas com duas luzes: verde e vermelho. I Relógio de 0,033 Hz (1 ciclo cada 30 s) I Duas estradas: norte/sul (NS) e este/oeste (EW) o Sinais de saída: I NSlite: activo luz NS verde (senão vermelha) I EWlite: activo luz EW verde (senão vermelha) o Sinais de entrada: I NScar: activo carro presente na estrada NS I EWlite: activa carro presente na estrada EW O semáforo deve mudar apenas quando existe um carro presente na outra estrada; caso contrário a via onde passou o último carro deve permanecer a verde.

Exemplo:Semáforo module semaforo(clk, EWCar, NSCar, EWLite, NSLite); input clk, EWCar, NSCar; output EWLite, NSLite; reg estado = 0; // estado inicial: NSGreen // saídas assign NSLite = ~estado; // aceso se estado=0 assign EWLite = estado; always @(posedge clk) case (estado) 0: estado <= EWCar; 1: estado <= NSCar; endcase endmodule

Exercício Construa o diagrama de estados de uma máquina de estados finitos (FSM) que realize o controle de um elevador. O elevador deverá respeitar a seguinte especificação: Se o elevador está parado e o andar requisitado é igual ao andar corrente, então o elevador continua parado. Se o elevador está parado e o andar requisitado é menor que o andar corrente, então o elevador deve descer para o andar desejado. Se o elevador está parado e o andar requisitado é maior que o andar corrente, então o elevador deve subir para o andar desejado. Sendo assim: Desenhe o diagrama da máquina de estados que realiza esta operação.

Exercício A empresa de refrigerantes X deseja projetar um circuito que realize o controle de venda de 1 lata de refrigerante na sua máquina de refrigerantes. Para isto o empresa o contratou, você como projetistachefe do projeto deve especificar (desenhar) o diagrama de uma máquina estados finitos (FSM) que realize o controle da entrada de moedas na máquina. Se entrar o valor correto a latinha deve sair da máquina, caso contrário, deve voltar para o estado inicial e devolver as moedas. Sabe-se que o preço do refrigerante é um real, e também que a máquina somente aceita moedas de 1 real, 50 centavos e 25 centavos. Porém, a máquina pode aceitar qualquer sequência de moedas. Sendo assim: Desenhe o diagrama da máquina de estados que realiza esta operação.

Exercício Exercício Implementar em VHDL uma máquina de estado com 4 bits de entrada (+ o clock) e 1 bit de saída. O bit de saída inicialmente deve apresentar o valor ZERO, e deve ir para UM quando receber na entrada o valor 15. Caso ele receba a seqüência 7, 4, 3 a máquina deve voltar ao seu estado inicial ZERO.