Máquinas de Estados Finitos
|
|
|
- Bianca Castro Botelho
- 7 Há anos
- Visualizações:
Transcrição
1 Capítulo 6 Máquinas de Estados Finitos Construir circuitos digitais que executam operações complexas pode ser trabalhoso e demorado. Felizmente há uma forma de sistematizar o processo. Sistemas que requerem como entrada o estado anterior para decidir o estado futuro enquadram-se no que convencionou-se chamar de circuitos sequenciais. Estes são circuitos nos quais as saídas não são simplesmente determinadas pelas entradas mas sim por uma combinação das entradas com o estado anterior do circuito. Há diversas formas de projetar tais sistemas. Por exemplo, podemos aproveitar a experiência adquirida com latches e flip-flops e simplesmente retroalimentar no sistema o estado anterior como entrada(s). Infelizmente esta não é uma abordagem prática por diversos motivos. Inicialmente, os sistemas podem ser complexos, e tratar de sinais realimentados pode tornar o projeto proibitivamente complexo. Outro motivo deriva de dificuldades em controlar no sistema quando as entradas/saídas estarão efetivamente estáveis e que pode levar a grandes complexidades no projeto e dificultar o processo de correção de erros. Felizmente há formas de sistematicamente especificar tais sistemas. Neste capítulo estudaremos uma metodologia de modelagem e especificação de sistemas sequenciais chamada de máquinas de estados finitos - MEF. Exemplo 6.1. Imagine que desejamos construir um circuito digital para controlar um semáforo. Este é um exemplo simples no entanto serve para ilustrarmos a utilidade de máquinas de estados finitos. Construir um circuito combinacional simples para controlar o sistema não é possível pois há uma sucessão de eventos que deve ser respeitada. Consequentemente, algum tipo de memória será necessária. As regras do funcionamento são simples. No entanto as elicitamos a seguir para fins de claridade. 43
2 44 CAPÍTULO 6. MÁQUINAS DE ESTADOS FINITOS 1. Apenas uma das luzes(verde, amarelo ou vermelho podem estar ligadas por vez); 2. O sistema deve iniciar em vermelho para fins de segurança; 3. A cada unidade de tempo a luz a ser acendida deve mudar obedecendo a seguinte ordem: vermelho verde amarelo vermelho ; Figura 6.1: Digrafo valorado que modela o problema do farol simples. A figura 6.1 apresenta uma modelagem baseada em grafos valorados do problema apresentado. Nela vemos três vértices representando cada um dos estados em que o farol pode se encontrar e as transições válidas que capturam o funcionamento do sistema. Figura 6.2: Uma Máquina de Estados Finitos - MEF - é formalmente definida pela equação 6.1.
3 6.1. MODELO DE MOORE 45 M = (Σ,S,s 0,δ,F) (6.1) O primeiro elemento, Σ, representa o alfabeto de entrada (sinais de entrada), ou seja, o conjunto de sinais que entram no sistema. O segundo Elemento, S, representa o conjunto de estados que o sistema pode assumir e s 0 é o estado inicial em que a máquina começa. O quarto elemento, δ é a função de transição de estados, δ : S Σ S essencialmente o motor da máquina. O último elemento, F é um subconjunto de S (possivelmente vazio) que especifica os possíveis estados finais da máquina. Notem que nada foi dito acerca das saídas do sistema. Este é esperado a produzir saídas para cada um dos estados. Esta definição assumi que as saídas estão associadas a cada estado. Com relação aos estados finais, vale notar que embora a máquina preveja que eles sejam definidos, quando nos é apresentado um diagrama ao invés da especificação formal. Consequentemente nem sempre é imediato detectarmos quais são os estados finais. Um estado final é aquele que uma vez alcançado não permite que nenhum outro estado seja alcançado. Em outras palavras é o receptáculo de uma ou mais arestas e a partir do qual nenhuma aresta se origina. Uma exceção notável refere-se a uma aresta do estado para ele mesmo. Como neste caso, nenhum outro estado será alcançado por definição este também será um estado final. 6.1 Modelo de Moore O modelo de máquinas de Moore especifica que a saída dependa apenas do estado anterior armazenado na memória da MEF. Usualmente associa-se uma célula de memória para cada estado. Consequentemente a MEF sempre estará em algum estado. Por fim o modelo de Moore especifica que as saídas sejam síncronas. Uma consequência interessante do Modelo de Moore é o fato de que a cada estado sempre haverá associado um conjunto de saídas. Tal fato impõe um limite ao número de transições que podem partir de cada estado. Este número será limitado num máximo de 2 Σ onde Σ é o conjunto dos sinais de entrada. O mesmo não pode ser dito acerca do número máximo de estados. Uma conclusão compreensível porém errônea seria assumir que o número máximo de estados fosse 2 z, onde z representa o número de bits na saída. No entanto este não é o caso, pois pode surgir a necessidade de que dois estados sejam definidos representando exatamente o mesmo conjunto de saídas mas alcançáveis a partir de diferentes transições e originando diferentes transições.
4 46 CAPÍTULO 6. MÁQUINAS DE ESTADOS FINITOS Figura 6.3: Diagrama esquemático do modelo de Moore para MEFs. A seguir vemos um exemplo de como especificar uma máquina de estados finitos sistematicamente utilizando para tal o modelo de Moore. Exemplo 6.2. Desejamos projetar um sistema que controle a catraca de um ponto de ônibus para modernizar o sistema de transporte público da cidade. O sistema deve funcionar da seguinte forma: Figura 6.4: MEF que modela o sistema de catracas. 1. a catraca deve permanecer fechada enquanto uma moeda não é inserida; 2. ao inserir uma moeda a catraca será aberta e estará susceptível a ser empurrada; 3. após empurrada ela deve ser fechada novamente;
5 6.1. MODELO DE MOORE colocar moedas adicionais caso a catraca já esteja aberta resultará na perda da moeda e a catraca continuará aberta. A figura 6.4 apresenta o diagrama de estados que implementa as condições supracitadas. A partir do diagrama é possível especificar a tabela de estados da MEF. Figura 6.5: Tabela de estados do sistema de catracas. Na tabela 6.5 EA representa o estado anterior, M representa a entrada Moeda, E a segunda entrada Empurrar e PE o próximo estado. Os estados aberto e fechado são representados por 0 e 1, respectivamente. Figura 6.6: Mapa de Karnaugh para a simplificação do sistema de catracas. A tabela representa a parte combinacional do modelo de Moore, e o modelo igualmente prevê que seja utilizado um flip-flop tipo D para cada estado.
6 48 CAPÍTULO 6. MÁQUINAS DE ESTADOS FINITOS Utilizando as técnicas de simplificação de circuitos combinacionais vistas anteriormente podemos então projetar uma realização mínima da parte combinacional. As três primeiras colunas da tabela são tomadas como entradas e a última coluna como saída. Ao mapearmos os estados para o Mapa de Karnaugh (Figura 6.6) obtemos a expressão mínima que deve ser implementada. Finalmente, a figura 6.7 apresenta a MEF final realizada por meio de sistemas digitais. Figura 6.7: Circuito resultante da MEF. 6.2 Modelo de Mealy No modelo de máquinas de Mealy o estado atual é definido por uma função lógica combinacional entre o estado anterior e um conjunto de entradas. Adicionalmente, a saída do sistema dependerá do estado atual assim como das entradas do sistema. Consequentemente as saídas podem mudar de modo assíncrono. Figura 6.8: Diagrama esquemático do modelo de Mealy para MEFs.
7 6.3. SIMPLIFICAÇÃO DE MEFS 49 Outra diferença em relação ao modelo de Moore refere-se as saídas do sistema e sua correlação com os estados. No modelo de Moore as saídas são definidas nos estados e consequentemente não precisam ser especificadas 6.3 Simplificação de MEFs As MEFs vistas até então eram compostas por apenas um pequeno número de estados. Projetar MEFs minimalistas que utilizam o menor número de estados(e consequentemente recursos) sob tais circunstâncias é relativamente simples e direto. No entanto, muitas MEFs como por exemplo as que compõem o subsistema de controle em processadores são compostas por centenas de estados tornando assim sua implementação minimalista um desafio. Note que MEFs mínimas são desejáveis, pois consumem menos recursos, ou seja, transistores, que por sua vez consumirão menos energia, ocuparão menos espaço na superfície viável do chip de silício, dissiparão menos calor, e funcionarão mais rápido. Sendo assim, fazem-se necessárias técnicas para que dado uma MEF qualquer sistematicamente simplifica-la de modo que a MEF resultante seja mínima. Neste contexto, a minimização de MEFs refere-se a eliminação de estados equivalentes. Definição 6.1. Dois estados S i e S j são ditos equivalentes se e somente se para todos os possíveis sequências de entrada a mesma sequência de saída será produzida indiferentemente do fato de S i ou S j serem estados finais. Antes de apresentarmos um procedimento sistemático para a simplificação de MEFs consideremos um exemplo para a simplificação intuitiva. Exemplo 6.3. Considere o exemplo apresentado na figura 6.9. Nela temos uma MEF no modelo de Moore especificada pela seguinte máquina: M = (x,{s 0,S 1,S 2,S 3,S 4 },S 0,δ,{S 2,S 4 }) onde δ = {S 0 ( 100 ) S 1, S 0 ( 010 ) S 3,S 1 ( 010 ) S 2,S 1 ( 100 ) S 4,S 2 ( 001 ) S 2, S 2 ( 010 ) S 3,S 3 ( 100 ) S 4,S 4 ( 001 ) S 4. A figura 6.9 representa o diagrama de estados. pela definição de estados equivalentes se eles levam para o mesmo conjunto de saídas.
8 50 CAPÍTULO 6. MÁQUINAS DE ESTADOS FINITOS Figura 6.9: MEF a ser simplificada. Figura 6.10: (A) Dois estados passíveis de serem combinados; (B) Resultado da combinação dos estados S 1 e S 3 ; (C) MEF final simplificada. Agora considere a figura 6.10-A. Nela os estados S 1 e S 3 foram marcados em vermelho para verificarmos se eles são equivalentes e em consequência podem ser combinados. De fato eles atendem os requisitos de equivalência resultando no diagrama intermediário apresentado na figura 6.10-B. A seguir procuramos outros dois estados passíveis de serem combina-
9 6.3. SIMPLIFICAÇÃO DE MEFS 51 dos. Verifica-se que os estados S 2 e S 4 são equivalentes e consequentemente passíveis de serem combinados. Note que embora o diagrama final seja de fato uma realização mínima da MEF apresentada, o processo pelo qual este foi obtido não seguiu nenhum procedimento sistemático.
10 52 CAPÍTULO 6. MÁQUINAS DE ESTADOS FINITOS Exercícios 1. Argumente acerca da diferença entre um contador binário e uma MEF? 2. O que diferencia uma MEF que segue o modelo de Mealy do modelo de Moore? Qual a principal implicação no que tange os estados/vértices? 3. Argumente porque MEFs são necessárias. Cite exemplos de sistemas digitais que podem e que não podem ser construídos utilizando MEFs. 4. Dada a MEFs a seguir expressas de acordo com a equação 6.1, construa seus diagramas correspondentes: (a) M 1 = ({x},{s 0,s 1,s 2,s 3,s 4 },s 0,{s 0 (x = 0) s 0,s 1 (x = 0) s 1,s 0 (x = 1) s 4,s 1 (x = 1) s 2,s 2 (x = 0) s 0,s 2 (x = 1) s 1,s 3 (x = 0) s 4,s 3 (x = 1) s 4,s 4 (x = 0) s 4 },s 4 ) (b) M 2 = ({x},{s 0,s 1,s 2,s 3,s 4,s 5,s 6,s 7 },s 1,{s 0 (x = 0) s 1,s 1 (x = 0) s 1,s 0 (x = 1) s 1,s 1 (x = 1) s 2,s 2 (x = 0) s 7,s 2 (x = 1) s 6,s 3 (x = 0) s 2,s 3 (x = 1) s 3,s 4 (x = 0) s 4,s 4 (x = 1) s 5,s 5 (x = 0) s 6,s 5 (x = 1) s 7 },s 7 (x = 0) s 3 },s 6 ) (c) M 3 = ({x,y},{s 0,s 1,s 2,s 3 },s 0,{s 0 (x = 0,y = 0) s 0,s 0 (x = 0,y = 1) s 0,s 0 (x = 1,y = 1) s 1,s 1 (x = 0,y = 0) s 0,s 2 (x = 0,y = 0) s 0,s 3 (x = 0,y = 0) s 0,s 2 (x = 1,y = 1) s 3,s 2 (x = 1,y = 0) s 1 }, ) 5. Simplifique a MEF apresentada na tabela de estados abaixo e forneça tanto seu diagrama de estados inicial e após o processo de simplificação. Q a w=0 w=1 Q A I C 1 B B I 1 C C G 1 D I C 0 E D E 0 F I C 0 G E F 0 H H A 1 I A C 1
11 6.3. SIMPLIFICAÇÃO DE MEFS Simplifique utilizando o procedimento de Moore as seguintes MEFs:
12 54 CAPÍTULO 6. MÁQUINAS DE ESTADOS FINITOS
Análise de Circuitos Sequënciais Máquinas de Mealy e Moore
INF 8 Técnicas Digitais para Computação Análise de Circuitos Sequënciais Máquinas de Mealy e Moore Aula 23 Técnicas Digitais. Introdução circuito seqüencial síncrono reconhecido se contém flip-flops (ou
ELETRÔNICA DIGITAL II
ELETRÔNICA DIGITAL II Parte 8 Máquina de Estados Professor Dr. Michael Klug 1 Lembrando Circuitos Combinacionais: o valor da saída no instante t depende apenas da combinação dos valores das entradas neste
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Departamento de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de Computadores I Circuitos Lógicos Sequenciais (Parte
Eletrônica Digital II
FACULDADE SANTO AGOSTINHO - FSA ENGENHARIA ELÉTRICA Eletrônica Digital II Prof. Fábio Leite, Esp Tópicos Procedimento de projeto de circuitos sequenciais Projeto com FFs tipo D Projeto com FFs tipo JK
Organização e Arquitetura de Computadores
Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de
Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória interna.
AULA 1 Introdução aos Sistemas Seqüenciais pg. 111 a 117 1. SISTEMAS COMBINACIONAIS Os sistemas combinacionais a saída depende exclusivamente das condições das entradas, portanto o sistema não possui memória
Sistemas Digitais (SD)
Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Minimização do Número de Estados S1 S2 S3 S4 S5 S6 S1-S3 S2-S4 S1-S5 S3-S5 S2-S6 S4-S6 S0 S1 S2 S3 S4 S5 Aula Anterior Na aula anterior: Definição
Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Definições
Sistemas Digitais (SD) Síntese de Circuitos Sequenciais: Definições Aula Anterior Na aula anterior: Contadores síncronos Contadores de módulo 2 n Projecto de contadores Frequência máxima de funcionamento
SISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 2.0 - Português Aula N o 18: Título: Sumário: Síntese de Circuitos Sequenciais: Minimização do Número de Estados Especificação e projecto
SÍNTESE DE SIST. SEQUENCIAIS SÍNCRONOS. Sel Sistemas Digitais Prof. Homero Schiabel
SÍNTESE DE SIST. SEQUENCIAIS SÍNCRONOS Sel 414 - Sistemas Digitais Prof. Homero Schiabel Síntese Sist. Síncronos Contagem = 0 Saídas: Z 1 = 0 Z 0 = 0 Contagem = 3 Saídas: Z 1 = 1 Z 0 = 1 A/00 D/11 Contagem
Circuitos sequenciais síncronos
Circuitos sequenciais síncronos ESTV-ESI-Sistemas Digitais-Circuitos Sequenciais Síncronos / Os circuitos sequenciais síncronos, também designados por máquinas sequenciais síncronas ou máquinas de estados,
A) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D
luno nº: Nome: LEI-T, LER, LEE Sistemas igitais 2º Exame - 9 de Fevereiro de 212 uração: 2h3. Identifique todas as folhas. Responda a cada pergunta no quadrado à direita ou deixe em branco. ada resposta
Circuitos sequenciais síncronos
Circuitos sequenciais síncronos Considerações gerais Modelos de Mealy e de Moore Projecto de circuitos sequenciais síncronos Usando lógica discreta Usando ROMs 2 1 Um contador ou um registo como os que
Máquinas de estado. Rodrigo Hausen ... saída próx. estado. entrada estado. Circuito combinacional para o cálculo do próximo estado.
Máquinas de estado Rodrigo Hausen Modelo geral de máquinas de estado Y n Y Y Entrada de dados Memória Saída de dados n entrada estado atual saída próx. estado Circuito combinacional para o cálculo do próximo
Máquinas de Estados Finitos. Aula 19 Prof. Abel Guilhermino
Máquinas de Estados Finitos Aula 19 Prof. Abel Guilhermino Definição Um sistema seqüencial deve ter a capacidade de capturar a influência de todas as entradas passadas sobre as saídas atuais e futuras.
Síntese de circuitos sequenciais síncronos(máquinas de estados finitos)
ESTV-ESI-Sistemas igitais-circuitos Sequenciais Síncronos (2) /2 Síntese de circuitos sequenciais síncronos(máquinas de estados finitos) O procedimento para o projecto (síntese) de um circuito sequencial
Análise e Projeto de Circuitos Combinacionais e Sequenciais
Análise e Projeto de Circuitos Combinacionais e Sequenciais Referência bibliográfica: - Digital Design: Principles and Practices - Wakerly - Elementos de Eletrônica Digital Idoeta e Capuano - Introduction
ELT601 Eletrônica Digital II
Graduação em Engenharia Eletrônica Universidadee Federal de Itajubá IESTI Máquinas de Estados Finitos de Paula Rodrigues Contexto Aplicações dos Flip-flops síncronos Armazenamento de dados Q Transferência
2 a Lista de Exercícios
Universidade Federal de Santa Catarina Departamento de Informática e Estatística Bacharelado em Ciências da Computação INE 5406 - Sistemas Digitais - semestre 2011/2 Prof. José Luís Güntzel [email protected]
Circuitos sequenciais síncronos
Circuitos sequenciais síncronos Considerações gerais Modelos de Mealy e de Moore Projecto de circuitos sequenciais síncronos Usando lógica discreta Usando ROMs 2 1 Um contador ou um registo como os que
Aula 17. Máquina de Estados Parte 1. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira
Aula 17 Máquina de Estados Parte 1 SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira Bibliografia l l l Tocci, R. J.; Widmer, N. S. Sistemas Digitais Princípios e Aplicações. 8ª Ed.,
Contadores ( Counters )
ontadores ( ounters ) ircuitos sequenciais que : não dependem de entradas externas (para além do relógio); seguem uma sequência de estados pré-definida (ciclo do contador = nº de estados). plicações ontagem
Introdução a Sistemas Digitais
Introdução a Sistemas Digitais Definição Sistemas Digitais Projeto Revisão: Circuitos Combinacionais Circuitos Sequênciais Máquinas de Estados Sistemas Digitais Definição Um sistema digital é um sistema
Circuitos Seqüenciais (Máquinas Síncronas ou de Estados Finitos)
COTUCA - Colégio Técnico de Campinas e da UNICAMP TDM II - Técnicas Digitais e de Microprocessadores II - 1ºBim-2011 - Prof. Corradi 1-Introdução Circuitos Seqüenciais (Máquinas Síncronas ou de Estados
Circuitos Seqüenciais
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I Circuitos Seqüenciais prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno 2 / 13 Sistemas Digitais Definição funcional: Aparato dotado de conjuntos
CIRCUITOS SEQUENCIAIS. Adão de Melo Neto
CIRCUITOS SEQUENCIAIS Adão de Melo Neto 1 EMENTA DEFINIÇÃO FLIP-FLOP SR FLIP-FLOP SR COM ENTRADA DE CLOCK FLIP-FLOP D COMPARAÇÃO DOS FLIP-FLOPS FLIP-FLOP X LATCH FLIP FLOP JK FLIP-FLOP D A PARTIR DO JK
Sistemas Digitais. Módulo 14 Prof. Celso CIRCUITOS SEQÜÊNCIAIS
Módulo 4 Prof. Celso CIRCUITOS SEQÜÊNCIAIS s São estágios através dos quais um circuito seqüencial avança. Em cada estado o circuito armazena informação sobre sua história passada de modo que possa saber
EELi02. Prof. Vinícius Valamiel https://sites.google.com/site/vvalamiel/
EELi02 Prof. Vinícius Valamiel [email protected] https://sites.google.com/site/vvalamiel/ TABELAS DE TRANSIÇÃO DE ESTADOS Q a Q f J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0 Q a Q f D 0 0 0 0 1 1 1 0 0 1 1 1
Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Circuito de Dados e Circuito de Controlo
Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Circuito de Dados e Circuito de Controlo Aula Anterior Na aula anterior: Memórias: Circuitos e tecnologias de memória: o RAM: Estática Dinâmica
SISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 3.0 - Português Aula N o 22: Título: Sumário: Máquinas de Estado Microprogramadas: Circuito de Dados e Circuito de Controlo Projecto de máquinas
UFAL- Campus Arapiraca- Equipe:Igor Rafael, Matheus Torquato, Onassys Constant, Arthur Erick, Luis Eduardo. LÓGICA SEQUENCIAL
UFAL- Campus Arapiraca- Equipe:Igor Rafael, Matheus Torquato, Onassys Constant, Arthur Erick, Luis Eduardo. LÓGICA SEQUENCIAL Lógica Sequencial Na lógica seqüencial, os sinais de saída são resultados não
UNIVERSIDADE FEDERAL DO CEARÁ DEPARTAMENTO DE ENGENHARIA EM TELEINFORMÁTICA DISCIPLINA: PROJETO LÓGICO DIGITAL PROFESSOR: ALEXANDRE COELHO
UNIVERSIDADE FEDERAL DO CEARÁ DEPARTAMENTO DE ENGENHARIA EM TELEINFORMÁTICA DISCIPLINA: PROJETO LÓGICO DIGITAL PROFESSOR: ALEXANDRE COELHO PRÁTICA 13 FLIP FLOPS D e JK 1. Objetivos: Familiarização com
Circuitos Sequenciais
Circuitos Sequenciais Tópicos: Contadores Memórias Circuitos Sequenciais Teoremas DeMorgan Mapas de Karnaugh Multiplexadores Flip Flops Flip Flop Os flip flops são unidades básicas de memória. Cada circuito
Circuitos sequenciais
Circuitos sequenciais Saídas dependem da sequência das entradas não basta uma tabela de verdade! Exemplo: controlo do nível de água num tanque: entrada de água electro-válvula ABRE sistema digital de controlo
UTILIZAÇÃO DE CIRCUITOS BIESTÁVEIS
UTILIZAÇÃO DE CIRCUITOS BIESTÁVEIS Versão 2012 RESUMO Esta experiência tem como principal objetivo ilustrar a utilização de circuitos biestáveis, através do projeto de um circuito de controle das luzes
Sistemas Digitais. Planificação das aulas teóricas e aulas práticas Ano Lectivo 2005/ 2006
Sistemas Digitais Planificação das aulas teóricas e aulas práticas Ano Lectivo 2005/ 2006 Aula 1 Semana 26 a 30 de Setembro - Apresentação 1. Apresentação da disciplina aos alunos: a. Programa da disciplina
Circuito combinacional
Circuito combinacional É todo circuito cuja saída depende única e exclusivamente das várias combinações das variáveis de entrada. Estudando os circuitos combinacionais podemos entender o funcionamento
CONTADORES DIGITAIS (Unidade 6)
MINISTÉRIO DA EDUCAÇÃO SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SANTA CATARINA BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO DISCIPLINA: ELETRÔNICA
Circuitos Lógicos Combinacionais (parte 2) CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Prof. Fernando Maia da Mota
Circuitos Lógicos Combinacionais (parte 2) CPCX UFMS Slides: Prof. Renato F. dos Santos Adaptação: Prof. Fernando Maia da Mota 4.5 Método do Mapa de Karnaugh Método gráfico usado para simplificar uma equação
Linguagens Regulares. Prof. Daniel Oliveira
Linguagens Regulares Prof. Daniel Oliveira Linguagens Regulares Linguagens Regulares ou Tipo 3 Hierarquia de Chomsky Linguagens Regulares Aborda-se os seguintes formalismos: Autômatos Finitos Expressões
Contador. A ideia básica de um contador. Os flip-flops podem ser conectados juntos para realizar
A função de contagem é importante em sistemas digitais. Existem muitos tipos de contadores digitais, mas a finalidade básica deles é contar eventos representados por transições de níveis ou pulsos. Para
Circuitos Decodificadores
Capítulo 8 Circuitos Decodificadores Decodificadores são sistemas digitais que executam a conversão ou tradução de um código binário para outro. Codificadores são os circuitos inversos, ou seja, também
Circuitos sequenciais Adaptado dos transparentes das autoras do livro The Essentials of Computer Organization and Architecture
Capítulo 3 Circuitos sequenciais Adaptado dos transparentes das autoras do livro The Essentials of Computer Organization and Architecture Objectivos Conhecer alguns dos principais circuitos digitais sequenciais
Circuitos Digitais. Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais
1 Tipos de circuitos digitais: Circuitos combinacionais Circuitos sequenciais Circuitos Digitais Circuito combinacional: Circuito não é capaz de armazenar um valor Possui portas lógicas conectadas para
Circuitos Digitais. Conteúdo. Circuitos Sequenciais. Combinacionais x Sequenciais. Circuitos Sequenciais. Circuitos Sequenciais
Ciência da Computação Conteúdo Circuitos Combinacionais Sequenciais Flip-Flops e Dispositivos Sequenciais Flip-Flop RS com Entrada de Clock com Entradas Preset e Clear Prof. Sergio Ribeiro Exercício Material
Sistemas Digitais Planificação das aulas teóricas e aulas práticas Ano Lectivo 2006/ 2007
s Teóricas Docente: Ana Cristina Sistemas Digitais Planificação das aulas teóricas e aulas práticas Ano Lectivo 2006/ 2007 Horário: Quinta-feira das 18h00 às 20h00 (sala O106) OT das 17h00 às 18h00 (sala
Aula 18. Máquina de Estados Parte 2. SEL Sistemas Digitais. Prof. Dr. Marcelo Andrade da Costa Vieira
Aula 8 Máquina de Estados Parte 2 SEL 44 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira Eemplo de Projetos Síntese de Circuitos Sequenciais Eemplo de Projeto: l Contador binário síncrono
a)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar).
Exame 1 Sistemas Digitais - LETI/LEE 2016-17 1 1. Dado f A, B, C = AB + BC. BC a)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar). b)[1 val] Simplifique f
CAPÍTULO 4 CIRCUITOS COMBINACIONAIS
CAPÍTULO 4 CIRCUITOS COMBINACIONAIS Soma de produtos e produto de somas Simplificação algébrica Mintermos e maxtermos Simplificação Algébrica Projeto de circuitos lógicos combinacionais Mapas de Karnaugh
a) Obtenha a tabela verdade das operações com 01 bit
01. Deduza a obtenção de um circuito somador completo (FULL ADDER) e 01 bit seguindo os passos abaixo: a) Obtenha a tabela verdade das operações com 01 bit SOLUÇÃO NOS SLIDE b) Obtenha a expressão não
Sistemas Digitais Módulo 10 Circuitos Sequenciais: Latches e Flip-Flops
Universidade Federal de Uberlândia Faculdade de Computação Sistemas Digitais Módulo 0 Circuitos Sequenciais: Latches e Flip-Flops Graduação em Sistemas de Informação Disciplina: Sistemas Digitais Prof.
UFMT. Ministério da Educação UNIVERSIDADE FEDERAL DE MATO GROSSO PRÓ-REITORIA DE ENSINO DE GRADUAÇÃO PLANO DE ENSINO
UFMT 1) IDENTIFICAÇÃO: Disciplina: Lógica Matemática e Elementos de Lógica Digital Ministério da Educação UNIVERSIDADE FEDERAL DE MATO GROSSO PRÓ-REITORIA DE ENSINO DE GRADUAÇÃO PLANO DE ENSINO Curso:
Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Microprograma
Sistemas Digitais (SD) Máquinas de Estado Microprogramadas: Microprograma Aula Anterior Na aula anterior: Projecto de máquinas de estados microprogramadas: Circuito de dados Circuito de controlo Implementação
UNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim
unesp UNIVERSIDADE ESTADUAL PAULISTA Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim 1 Atividades de Recuperação Final Sistemas Digitais II
UNIVERSIDADE ESTADUAL PAULISTA. Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim
unesp UNIVERSIDADE ESTADUAL PAULISTA Campus de Guaratinguetá Colégio Técnico Industrial de Guaratinguetá Professor Carlos Augusto Patrício Amorim 1 Atividades de Recuperação Final Sistemas Digitais II
AULA 2 Implementação de Flip-Flops dos tipos JK e RS Livro Texto pág. 113 a 117 e 124 e 146 a 148 e 150 a 152.
NOTA DE AULA NE7720 ITEMA DIGITAI - II AULA 2 Implementação de Flip-Flops dos tipos JK e R Livro Texto pág. 3 a 7 e 24 e 46 a 48 e 50 a 52..) Estudo do F/F tipo JK. a) Tabela da verdade do F/F tipo JK.
Trabalho Prático Nº 8
ESTV-ESI-Sistemas Digitais-Trabalho Prático Nº8 /7 Trabalho Prático Nº 8 Projecto de um controlador de semáforos V2 S2 V S S GY R S2 R2 Y2 G2 Especificações funcionais: Controlador de semáforos de um cruzamento
AULA 8 Máquina de Estados Finitos F.S.M. (pg. 132 a 135).
AULA 8 Máquina de Estados Finitos F.S.M. (pg. 32 a 35).. Síntese de sistemas seqüenciais síncronos. Exemplo 3.5: Chave de carro segura. NOTAS DE AULA NE7720 SISTEMAS DIGITAIS - II A chave de automóvel
Tabela 1 - Minitermos e Maxtermos para uma função de 3 variáveis.
Curso Técnico em Eletrotécnica Disciplina: Automação Predial e Industrial Professor: Ronimack Trajano 1 FORMAS CANÔNICAS A lógica estruturada é baseada na capacidade de escrever equações booleanas de maneira
SISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 23: Título: Sumário: Máquinas de Estado Microprogramadas: Endereçamento Expĺıcito/Impĺıcito Projecto de máquinas
CONTROLE PARA SEMÁFOROS DE UM CRUZAMENTO
PARA SEMÁFOROS DE UM CRUZAMENTO Versão 2014 RESUMO Esta experiência tem como principal objetivo ilustrar a utilização de circuitos biestáveis, através do projeto de um circuito de controle das luzes de
Eletrônica Digital I TE050. Circuitos Seqüenciais
Universidade Federal do Paraná Setor de Tecnologia Departamento de Engenharia Elétrica Eletrônica Digital I TE050 Circuitos Seqüenciais Prof. Lúcio Mauro M. Tonon 1 Circuitos Seqüenciais A grande maioria
4. Desenhe um digrama esquemático para cada uma das funções abaixo. a.
Eletrônica Digital Lista de Exercícios 1. Preencha a tabela abaixo para cada uma das funções indicadas. x 2 x 1 x 0 x 2 x 1 x 2 +x 1 x 2 x 1 x 2 x 1 + x 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1
CONTROLE PARA SEMÁFOROS DE UM CRUZAMENTO
PARA SEMÁFOROS DE UM CRUZAMENTO Versão 2013 RESUMO Esta experiência tem como principal objetivo ilustrar a utilização de circuitos biestáveis, através do projeto de um circuito de controle das luzes de
SISTEMAS DIGITAIS CONTADORES E REGISTRADORES. Professor Carlos Muniz
Registradores de deslocamento O flip-flop pode armazenar durante o período em que sua entrada clock for igual a 0, um bit apenas (saída Q). Porém, se necessitarmos guardar uma informação de mais de um
Faculdade de Computação Curso de Sistemas de Informação Sistemas Digitais Lista 3 Prof. Dr. Daniel A. Furtado
Faculdade de Computação Curso de Sistemas de Informação Sistemas Digitais Lista 3 Prof. Dr. Daniel A. Furtado Circuitos Aritméticos 1. Construa a tabela verdade de um somador completo (FA) de um bit e
Simplificação e Mapa de Karnaugh. Sistemas digitais
Simplificação e Mapa de Karnaugh Sistemas digitais Agenda } Simplificação de circuitos lógicos } Álgebra booleana X mapa de Karnaugh } Derivação de expressões } Soma de produtos X Produto da soma } Mapa
Capítulo II Álgebra Booleana e Minimização Lógica
Capítulo II Álgebra Booleana e Minimização Lógica 1 Introdução Vimos no Capítulo I que a unidade básica construtiva de um sistema digital é a Porta Lógica e que Funções Lógicas com diversas variáveis de
UTILIZAÇÃO DE CIRCUITOS BIESTÁVEIS
UTILIZAÇÃO DE CIRCUITOS BIESTÁVEIS E.T.M./2006 E.T.M./2008 (revisão) E.T.M./2011 (revisão) RESUMO Esta experiência tem como principal objetivo ilustrar a utilização de circuitos biestáveis, através do
364 SISTEMAS DIGITAIS
364 SISTEMAS DIGITAIS APLICAÇÕES EM SISTEMAS DIGITAIS Nesta seção de aplicações em sistemas digitais, começamos a trabalhar com um sistema de controle de semáforo de trânsito. Estabelecemos aqui os requisitos
ENGª DE ELECTRÓNICA E COMPUTADORES
ENGª DE ELECTRÓNICA E COMPUTADORES SISTEMAS DIGITAIS II Colectânea de Exercícios de Exame José Sousa 2-22 Sumário MEMÓRIAS 2 MÁQUINAS DE ESTADOS SÍNCRONAS 6 MÁQUINAS DE ESTADOS ASSÍNCRONAS OUTRAS REALIZAÇÕES
Latch SR (Set/Reset)
Memória Nível da Lógica Digital (Aula 8) Memória Nível Lógico A memória é usada para armazenar tanto instruções a serem executadas quanto os dados usados na execução de algumas dessas instruções Para se
Flip-Flop. Uma das coisa importantes que se pode fazer com portas booleanas é criar memória.
Uma das coisa importantes que se pode fazer com portas booleanas é criar memória. Se as portas forem dispostas corretamente, elas vão selembrar do valor de entrada. A memória é baseada num conceito de
CONTROLE PARA SEMÁFOROS DE UM CRUZAMENTO
PARA SEMÁFOROS DE UM CRUZAMENTO Versão 2015 RESUMO Esta experiência tem como principal objetivo ilustrar a utilização de circuitos biestáveis, através do projeto de um circuito de controle das luzes de
Circuitos Digitais. Conteúdo. Circuitos Combinacionais. Esquema Geral de um Circuito Combinacional. Circuitos Lógicos Combinacionais
Ciência da Computação Circuitos Combinacionais Parte I Prof. Sergio Ribeiro Conteúdo Circuitos Combinacionais Esquema de um Circuito Combinacional com Variáveis com Variáveis Circuitos Integrados Resumo
CAPÍTULO 3 CIRCUITOS SEQUENCIAIS I: REGISTRADORES
37 CAPÍTULO 3 CIRCUITOS SEQUENCIAIS I: REGISTRADORES Sumário 3.1. Introdução... 39 3.2. Transferência Serial de Dados: Registradores de Deslocamento (Reg. ESSS)... 40 3.2.1. Transferência Dados Registrador...
EELi02 Circuitos Lógicos
EELi02 Circuitos Lógicos Prof. Vinícius Valamiel [email protected] https://sites.google.com/site/vvalamiel/ Transparências: Profa. Mara Cristina... Prof. Tiago Ferreira... Avaliações Nota 1: Prova teórica
