Arquitectura de Computadores

Documentos relacionados
INSTITUTO SUPERIOR TÉCNICO

Arquitectura de Computadores 2011/2012 2º Semestre 1º Teste (A) - 11/04/2012

Arquitectura de Computadores 2007/2008 2º Semestre 1º Teste (A) - 30/04/2008. Folha de Respostas

Introdução à Arquitetura de Computadores

Conjunto de Instruções (ISA) I

Arquitectura de Computadores

Prova de Arquitectura de Computadores (21010) Data: 5 de Fevereiro de 2009

Conjunto de Instruções (ISA) II

Arquitectura de Computadores

Arquitectura de Computadores 2007/2008 2º Semestre Repescagem 1º Teste - 03/07/2008

Prova de Arquitectura de Computadores (21010) Data: 12 de Fevereiro de 2010

Prova de Arquitectura de Computadores (21010) Data: 18 de Junho de 2010

Arquitectura de Computadores

Grupo I (5 valores) CD AB

Arquitetura de Um Processador I

p-fólio Arquitectura de Computadores U.C de julho de 2018 INSTRUÇÕES

INSTITUTO SUPERIOR TÉCNICO. Arquitectura de Computadores (ACom)

Introdução à Arquitetura de Computadores

Arquitectura de Computadores

Introdução à Arquitetura de Computadores. Coletânea de Problemas. Outubro 2014

Introdução à Arquitetura de Computadores. Coletânea de Problemas. Janeiro 2014

MICROPROCESSADORES E MICROCONTROLADORES. PROVA 1 - Solução da Versão 1

RESOLUÇÃO. Identifique todas as folhas! Não escreva nada fora dos rectângulos

MICROPROCESSADORES 2º TESTE - A

Arquitectura de Computadores

Instruções Assembly x Código de máquina Microprocessador Didático

Arquitectura de Computadores 2006/2007 2º Semestre 2º Teste (A) - 15/06/2007. Folha de Respostas

Arquitectura de Computadores

Introdução à Arquitetura de Computadores

1.0 val. (b) Determine o CPI do processador na execução do código indicado. Num.: Nome: Pág. 1. Arquitecturas Avançadas de Computadores (AAC)

Arquitectura de Computadores (ACom)

Aula 14 Funcionamento de Processadores (Visão específica)

ARQUITECTURA DE COMPUTADORES 2º TESTE - RECUPERAÇÃO

ORGANIZAÇÃO DE COMPUTADORES

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES A UNIDADE LÓGICA ARITMÉTICA E AS INSTRUÇÕES EM LINGUAGEM DE MÁQUINA

Sistemas de Microprocessadores I Lista de exercícios (questões de provas de semestre anteriores)

Execução detalhada de instruções

Repescagem - 2.º Teste de Introdução à Arquitetura de Computadores 1.º Semestre 2014/2015 Duração: 60 minutos 16 janeiro 2015

ARQUITECTURA DE COMPUTADORES 2º TESTE A

Execução detalhada de instruções

Nível do Conjunto de Instruções Prof. Edson Pedro Ferlin

2.º Teste de Introdução à Arquitetura de Computadores IST LEIC-Taguspark 1.º Semestre 2014/2015 Duração: 60 minutos 16 dezembro 2014

Fundamentos de Microprocessadores ENGENHARIA ELECTROTÉCNICA

Microprocessadores I ELE Aula 7 Conjunto de Instruções do Microprocessador 8085 Desvios

Microprocessadores I ELE Conjunto de Instruções do Microprocessador 8085 Aula 9 - PILHA E SUBROTINAS -

Fundamentos de Microprocessadores ENGENHARIA ELECTROTÉCNICA

Programação de Microprocessadores. Programação de Microprocessadores SEL-433 APLICAÇÕES DE MICROPROCESSADORES I

Arquitetura de Um Processador III

SEL 0415 INTROD. À ORGANIZAÇÃO DE COMPUTADORES

ANEXO de Arquitectura de Computadores Informação sobre o Processador P3 Abril 2005

1. A pastilha do processador Intel possui uma memória cache única para dados e instruções. Esse processador tem capacidade de 8 Kbytes e é

MICROPROCESSADORES E MICROCONTROLADORES PROVA 1

PARTE II - CONJUNTO DE INSTRUÇÕES ARQUITETURA DE COMPUTADORES ANTONIO RAMOS DE CARVALHO JÚNIOR

Prof. Adilson Gonzaga

Arquitetura e Organização de Computadores

CONJUNTO DE INSTRUÇÕES DE UM PROCESSADOR (UCP)

Conjunto de Instruções e Modelos de Arquiteturas

INSTITUTO SUPERIOR DE ENGENHARIA DE LISBOA

Arquitetura e Organização de Computadores

UNIVERSIDADE PAULISTA (UNIP) Curso de Engenharia Mecatrônica Disciplina: Microprocessadores e Microcontroladores (MM) LISTA III

A arquitectura IA32. A arquitectura de um processador é caracterizada pelo conjunto de atributos que são visíveis ao programador.

Instruções. Maicon A. Sartin

Arquitetura e Organização de Computadores

Arquitetura de Computadores Conceitos Fundamentais. Graduação em Engenharia Elétrica - UFPR Prof. Carlos Marcelo Pedroso 2016

1. Considere um processador super-pipelined com 4 estágios (IF,ID,EX,WB), a operar à frequência de 1GHz, e com as seguintes caracteristicas:

III.2 - Princípios de Arquitetura

Transcrição:

Arquitectura de Computadores Ano Lectivo de 2008/2009 2 o Semestre 1 o Teste 20 de Abril de 2009 Duração: 1h30+0h30 - O teste é sem consulta, apenas tem disponível o anexo que lhe deverá ter sido entregue com o teste. Por favor, não escreva nesse anexo e devolva-o no final do teste. - Resolva o teste no próprio enunciado, o espaço reservado para cada pergunta é suficiente para a sua resposta. Tenha em atenção que cada grupo deve ficar em folhas separadas. Utilize as costas das folhas para rascunho. - Identifique todas as folhas que entregar, folhas não identificadas não serão cotadas! - Responda ao teste com calma. Se não sabe responder a uma pergunta, passe à seguinte e volte a ela no fim. I. (1 + 1 + 1 + 2 = 5 val.) Considere os seguintes valores para os registos do processador P3: 10D2h 5282h 1534h 3021h F289h 2B50h BCB9h 3CF0h E546h 001Ch Para as perguntas 1, 2 e 3, indique quais são os novos valores, em hexadecimal, de todos (e apenas) os registos que são escritos na execução de cada instrução. Use? para indicar que não tem informação suficiente para determinar o novo valor de um registo. As perguntas são independentes, isto é, assuma como valores iniciais para cada pergunta os indicados na tabela acima. 1. XOR R7,R1 2. POP M[R5] 3. BR.NO -1 4. Na execução da instrução DIV R0,M[R2+4Ah], indique na tabela seguinte qual é a sequência de acessos à memória, especificando o valor do barramento de endereços, do barramento de dados e tipo de acesso (leitura/escrita). Nota 1: a tabela tem 5 posições, utilize apenas as que achar necessárias. Nota 2: utilize os valores iniciais dos registos indicados na tabela no cimo desta página. Nota 3: use? para indicar que não tem informação suficiente para determinar um dado valor. 1 2 3 4 5 Endereço Dados Leitura/Escrita Número: Nome: 1/6

II. (3 + 1,5 = 4,5 val.) Considere uma rotina descrita pelo seguinte fluxograma: Indice = 0 Soma = 0 Sim NumValores = 0 Não return Soma Endereco = Tabela[Indice] Soma = Soma + conteúdo da posição de memória Endereco Indice = Indice + 1 NumValores = NumValores - 1 1. Escreva esta rotina em Assembly do P3. Assuma que os parâmetros de entrada e de saída são passados pela pilha, colocados na seguinte ordem: saída; Tabela; NumValores. 2. Descreva a alto nível, e de forma sucinta, a função realizada por esta rotina. Número: Nome: 2/6

III. (1,5 + 1 + 1,5 + 1,5 = 5,5 val.) Considere o seguinte excerto de um programa para o processador P3 que implementa um relógio digital, com indicação das horas e minutos (ex: 22:54). BASETIME EQU... TIMER_UNITS EQU FFF6h TIMER_CTRL EQU FFF7h ORIG 0000h... Watch: MOV R1, BASETIME MOV M[TIMER_UNITS], R1 MOV R1, 1h MOV M[TIMER_CTRL], R1 MOV R7, Update XCH M[SP+1], R7 RTI Update: PUSH R7 PUSH R1 PUSH R2 INC M[Minutes] MOV R1, M[Minutes] MOV R2, 60 DIV R1, R2 MOV M[Minutes], R2 ADD M[Hours], R1 MOV R1, 24 CMP M[Hours], R1 BR.N ExitUpdate MOV M[Hours], R0 ExitUpdate: POP R2 POP R1 RET... Loop: CALL WriteHours CALL WriteMinutes... BR Loop 1. Indique, justificando, a funcionalidade deste programa. Em particular, explique em que circunstâncias é que a rotina Update é executada. 2. Indique o valor com que deve ser inicializada a constante BASETIME. Justifique a sua resposta. Número: Nome: 3/6

3. Indique os passos de inicialização necessários para que a rotina Watch fique associada à interrupção com o vector 15. Exemplifique através de instruções/pseudo-instruções do assembly do P3. 4. Algum tempo após o início da execução, verificou-se que o programa apresenta, em certas circunstâncias, um comportamento anómalo. Identifique uma situação em que tal anomalia possa ocorrer. Número: Nome: 4/6

IV. (1 + 1 + 3 = 5 val.) 1. Em linguagem C, a declaração de uma matriz é dada por short int A[8][5];. A declaração equivalente em Assembly do P3 será: ORIG BBBBh A TAB 40 Determine o endereço de memória onde se encontra o elemento da matriz A[4][3]. 2. Utilizando uma sequência de, no máximo, 2 instruções Assembly do P3, indique 3 formas diferentes de colocar o valor 0 no registo PC. O valor de todos os bits de estado e de todos os outros registos deve ficar igual. A mesma instrução não pode ser repetida em nenhuma das alternativas, e só pode usar saltos condicionais no máximo numa das alternativas. Número: Nome: 5/6

3. Indique se as seguintes afirmações são verdadeiras ou falsas. (cada pergunta certa +0,6 val.; cada pergunta errada -0,3 valores; o valor mínimo da pergunta é 0) a) Dentro de uma rotina de tratamento a uma interrupção, as instruções STC e OR M[SP+2],4 são equivalentes. b) Após a execução da seguinte sequência de instruções no P3, o bit de estado Z fica a 0. DSI POP R1 SUB R1, M[SP] c) É possível representar de forma exacta no P3, usando vírgula fixa, o valor 18,75. d) A instrução BR.Z 0 é em tudo equivalente à instrução NOP. e) No processador P3, um possível opcode para uma nova instrução de 2 operandos, XPTO op1, op2, é 5Fh. Número: Nome: 6/6