ARQUITECTURA DE COMPUTADORES 2º TESTE - RECUPERAÇÃO

Transcrição

1 ARQUITECTURA DE COMPUTADORES 2º TESTE - RECUPERAÇÃO Ano Lectivo: 2008/2009 Data: 6 de Janeiro de 2009 INFORMAÇÕES GERAIS Duração: 2h00 1. Identifique todas as folhas do enunciado com nome e nº. 2. Mantenha na secretária apenas a sua identificação e uma caneta (azul ou preta). 3. Responda no espaço delimitado a seguir a cada questão. 4. Utilize o verso da página, onde se encontra a pergunta, para rascunho ou para espaço adicional. 5. A não entrega do teste tem o mesmo significado da não comparência ao teste. 1 de 7

2 Departamento de Engenharia Electrotécnica e de Computadores Arquitectura de Computadores 2008/2009 I - Unidade de Controlo de Ciclo Múltiplo 2 de 7

3 Considere o seguinte formato para as microinstruções e a gama de valores para os sinais de controlo, descrita nas tabelas anteriores. Admita ainda que as flags são guardadas no fim de cada microinstrução num registo não visível da UF. 1. [3 Val] Complete as linhas da memória de controlo de modo a definir o conjunto de micro-instruções (IF, EX0,...) necessárias à execução das seguintes instruções (utilize notação simbólica): Instrução Descrição AND DR, SA, SB (DR) (SA) ^ (SB) ADDI DR, SA, Constante (DR) (SA) + Constante ST M[SA], SB M[(SA)] (SB) JZ Offest Z: PC=PC+ Offest+1 Conteúdo parcial da memória de controlo: Endereço NA* MS MC IL PI PL TD** TA** TB** MB FS MD RW MM MW IF EX0 NXT NXA LDI INP NLP NW PC NW EX0 --- NXT OPC NLI NLP NLP NW --- NW AND IF NXT NXA NLI NLP NLP DR SA SB REG A-B FU WR --- NW ANDI DEC IF LOAD MC NL NI NL DR SA SB RG A+B FC WR -- NW JZ0 IF LOAD MC NL NI NL -- SA SB SW -- NW JZ1 *NA = Next Address (utilizar mnemónica para indicar o próximo endereço) **Nos campos TD, TA e TB indique se utiliza o registo auxiliar R8 ou o registo indicado na instrução. 2. [3 Val] Pretende-se implementar uma instrução para inverter o sinal de todos os elementos de um array de dimensão (SB) e com início na posição (SA). Apresente um fluxograma ASM correspondente à sua concretização. Admita que o sinal TD tem três bits e permite ao registos indicados na instrução com TD=000 ou o acesso aos registos auxiliares de R8 a R14, ou seja, TD=000 : R[X], TD=001: R[8]; ; TD=111: R[14] FLUXOGRAMA ASM 3. [2 Val] Indique, sumariamente, quais as vantagens e desvantagens de uma unidade controlo de ciclo único vs uma unidade de controlo de ciclo múltiplo. 3 de 7

4 II Arquitectura de uma CPU CISC L Considere a arquitectura estudada e responda às seguintes questões: 1. [1,5 Val] Descreva quais as funções dos registos PSR e MSTS indicando em que circunstancias podem/devem ser actualizados. 4 de 7

5 2. [2 Val] Qual a função do registo SBR e do CAR. 3. [2 Val] Admita que tem uma memorio de 64KB que o ponteiro SP aponta para a posição livre no topo do stack e que tal é inicializado com o ultimo endereço de memória, sendo decrementado em cada PUSH. Assumindo que cada rotina recebe dois parâmetros no stack para além do PC e que o programa ocupa 48kB de memória, qual é numero de máximo de chamadas recursivas a subrotinas que tal sistemas suporta. 4. [1,5 Val] Inidique o representa ter o sinal da palavra de controlo MC=11. Existe alguma alteração na estrutura da palavra? 5 de 7

6 5. [3 Val] Descreve uma implementação possível para a instruções ADD (Fluxograma ASM). Não se esqueça de determinar modos de endereçamento. FLUXOGRAMAS ASM 6 de 7

7 Departamento de Engenharia Electrotécnica e de Computadores Arquitectura de Computadores 2008/2009 IIII Arquitecturas Avançadas 1. [2 Val] Para a arquitectura pipeline da figura, e para as instruções indicadas preencha o quadro em baixo com o estágio em que se encontra cada instrução (IF, DOF, EX, WB) em cada ciclo de relógio. Acrescente nops quando necessário para evitar data e control hazards. MOV R1, 2 MOV R2, 4 MOV R3, 6 ADD R1, R2 ADD R1, R3 BR +1 ADD R1, R1 NOP clock de 7