IST ELECTRÓNICA II Conversores Analógico Digital 2002-2003 2º semestre
Conversor A/D É um circuito que divide a tensão de entrada, V I, (dividendo) por uma tensão de referência contínua, V REF, (divisor) e que representa o resultado da divisão numa palavra digital, W, através de um certo código. A divisão e o código são obtidos por algoritmos especiais que determinam o tipo de conversor A/D Como é típico da divisão (conversor A/D) é preciso dispor de um multiplicador (conv. D/A) e um comparador para informar que W x V REF = V I. Tipos de Conversores AD Paralelo O código W é obtido a partir de um paralelo de conversores A/D de 1 bit (comparadores de tensão) Contador O código W é varrido desde o valor mais baixo (através de um contador) até WV REF =V I. Aproximações Sucessivas O código W é obtido procurando os bit mais significativos sequencialmente até WV REF =V I. Rampa Dupla O código W é o valor que fica num contador que mede o tempo que demora ao resultado da integração de v I durante um certo tempo chegar a 0 através da integração de V REF com sinal contrário. Sigma Delta O código W é obtido a partir de uma sequência tal de bits que aplicada a um conversor D/A de um bit e integrando este resultado iguala o valor do sinal de entrada IST Electrónica II, http://sips.inesc.pt/~eleii Moisés Piedade 2
Interligações num Sistema de Digitalização de Sinais A/D termina conversão gera impulso INT a 0 o que significa que conversão chegou ao fim Timer é disparado por INT e gera impulso OUT de amostragem a 1 OUT vem a 0 e a saída do inversor vem a 1 S&H entra em modo de retenção e AD através de WR reinicia nova conversão Sinais de Controlo Digitalização de uma sinusóide: Necessário S&H Resolução do A/D introduz erro IST Electrónica II, http://sips.inesc.pt/~eleii Moisés Piedade 3
Conversor A/D Paralelo É o mais rápido que existe (8 bit 6 GHz); só demora 1 ciclo de relógio Usa divisor resistivo da tensão de referência e 2 n -1 conversores A/D de 1 bit Gera 2 n -1 sinais lógicos B 1... que é um código redundante que só representa n bit É necessário ter um compressor de código que elimina a redundância Utilize muitos circuitos comparadores de tensão que consomem muita energia e ocupam área de C.I. Não necessita de circuito de S&H pois usa um S&H digital (Flip-Flops) Exemplo de conversor com 2 bit e D/A simples Usa 3 conversor A/D de 1 bit (comparadores) Divisor resistivo de V REF V 1 = V REF /4; V 2 = 2 V 1 ; V 3 = 3V 1 3 FlipFlop D e relógio CLK que faz a amostragem da conversão no domínio digital Codificador de 3 bit para 2 bit Conversor A/D de 1 bit B 2 B 1 B 0 D 1 D 0 V I < V 1 0 0 0 0 0 V 1 <V I < V 2 0 0 1 0 1 V 2 <V I < V 3 0 1 1 1 0 V 3 <V I 1 1 1 1 1 IST Electrónica II, http://sips.inesc.pt/~eleii Moisés Piedade 4
Conversores A/D Paralelo IST Electrónica II, http://sips.inesc.pt/~eleii Moisés Piedade 5
Conversor A/D Contador O conversor D/A é estimulado por rampa digital crescente (contador) que é parada quando V I = V REF O tempo de estabelecimento do comparador (e do DAC) limita a frequência máxima do relógio Tempo de conversão depende da amplitude da tensão de entrada Demora 2 n ciclos de relógio para converter n bit (o período de amostragem é limitado pelo maior valor de v I ) Circuito muito simples DAC e comparador; hoje quase não é usado; usava-se para µproc que não dispunham de A/D o contador era feito no micro processador Sinal SOC inicia conversão com período T CONV Contador é incrementado até V X = V I Quando V X = V I o contador é parado Espera-se que acabe T CONV Sinaliza-se EOC ao processador SOC = Start of Conversion EOC = End of Conversion IST Electrónica II, http://sips.inesc.pt/~eleii Moisés Piedade 6
Conversor A/D por aproximações sucessivas É o algoritmo mais usado e é bastante rápido (ex. 12 bit 100 MHz) Tempos de estabelecimento de Comparador e do D/A limitam período de relógio O código estimado é procurado a partir do bit MSB e vão sendo incluídos sucessivamente os bit a 1 ou a 0, de modo a que seja sempre V X <V I A conversão de palavra com n bit demora n ciclos de relógio Exige S&H Sinal SOC inicia conversão com período T CONV = n T CLK Inicia-se algoritmo Quando acabar T CONV sinaliza-se EOC ao processador IST Electrónica II, http://sips.inesc.pt/~eleii Moisés Piedade 7
Conversor A/D ADC0804 por aproximações sucessivas Dispõe de oscilador para gerar T CLK inicia conversão com sinal SOC = WR Quando acabar T CONV sinaliza-se EOC = INT ao processador IST Electrónica II, http://sips.inesc.pt/~eleii Moisés Piedade 8
Conversor A/D dupla rampa É um conversor lento com alta resolução (1 ms 20 bit) Composto por integrador de Miller, comparador de tensão, contador e lógica de controlo Durante tempo fixo t 1 integra-se V A (1ª rampa) Determina-se o tempo t 2 que leva a repor o integrador a 0 (2ª rampa) Comparador pára contador Conversor insensível à tolerância de R e de C e à frequência do relógio e suas variações Na prática utilizam-se + 2 rampas, uma para inicializar o condensador e outra para armazenar erros de desvio dos amp. ops. V A 0 t 1 t 2 V V 1 F = VR 1 A t VF + t V A t 1 /RC { R C { R C t X 1 X 3 2 V REF I A CLK n 1 T CLK clocks = t 1 V V A R R2C R C 1 2 1 R > n 2 t I R V 3 IST Electrónica II, http://sips.inesc.pt/~eleii Moisés Piedade 9 v A v R clocks Se R não variar nem C no intervalo de tempo t 1 +t 2, o resultado é indep. de R e de C No contador fica um número proporcional a V A / VR 1 2 S 1 v 1 X 3 B 3 B 0 R X 1 B 2 C A 1 v C Contador binário b n-1 b n-2 b 1 b 0 B 5 B 1 v 2 X 2 X 1 X 4 R B 4 A2 CLK SOC v 3
Conversor Delta Sigma Conversores de alta resolução (os melhores) 24 bit 196 khz Usados em áudio digital e Instrumentação devido à enorme gama dinâmica >140 db Usa componentes analógicos muito simples comparador, integrador e conversor D/A de 1 bit Transfere complexidade do domínio analógico para o domínio digital Filtro digital converte amostras de 1 bit a ritmo muito elevado em amostras de n bit a um ritmo muito baixo Gera bits a um ritmo extremamente elevado que depois de aplicados ao DAC conduzem ao valor médio de Vε nulo, isto é: V I = V A Ex. V I = 0,25 V max ; bit 0 dá erro Vε = 0,25 V max Integração gera valor >0 que faz comparador ir a 1 Flip Flop regista 1 no próximo clock Vε = -0,75 V max que integrada dá V A <0 Flip Flop regista bit 0 IST Electrónica II, http://sips.inesc.pt/~eleii Moisés Piedade 10