CONVERSORES DE SINAL ELECTRÓNICA GERAL CONVERSORES DE SINAL. Prof. Beatriz Vieira Borges - Junho

Transcrição

1 Prof. Beatriz Vieira Borges - Junho 005 1

2 CONTEÚDO 6 - Conversores de Sinal (3 aulas) 1. Introdução à conversão de sinal A/D e D/A: definições e características.. Conversores D/A: resistivos e de corrente 3. Conversores A/D: - de processamento sequencial: conversor com realimentação e conversor de dupla rampa, conversor por aproximações sucessivas - de processamento paralelo: conversores de flash. Prof. Beatriz Vieira Borges - Junho 005

3 CONVESÃO : ANALÓGICA / DIGITAL e DIGITAL / ANALÓGICA CONVESÃO : ANALÓGICA / DIGITAL e DIGITAL / ANALÓGICA ADC ADC Palavra digital de N-bits DAC DAC Entrada Saída Entrada Saída Analógica Digital Digital Analógica Prof. Beatriz Vieira Borges - Junho 005 3

4 Processamento de Sinal Analógico. Sinais físicos (transdutor) sinais analógicos; processamento analógico. Exemplo: (1) em instrumentação usa-se transdutor + A.O. Diferencial + filtro + operações algébricas. alternativa: - Sinal amostrado analógico (transdutor) sinal digital (Conversão Analógica Digital A/D); processamento digital - uso circuitos integrados digitais, (economia e precisão) -Exemplos: (1) voltímetro digital, valores digitais, algoritmo de filtragem; () sistemas comunicações, sinal é transmitido numa sequência de impulsos binários sem degradação da amplitude do sinal, apresentação de resultados de fácil leitura (dígitos) - Sinal digital sinal analógico (Conversão Digital Analógica D/A) CONVESÃO CONVESÃO ANALÓGICA ANALÓGICA // DIGITAL DIGITAL ADC ADC Palavra digital de N-bits CONVESÃO CONVESÃO DIGITAL DIGITAL // ANALÓGICA ANALÓGICA DAC DAC Entrada Analógica Saída Digital Entrada Digital SaídaAnalógica Prof. Beatriz Vieira Borges - Junho 005 4

5 CONVESÃO DE : ANALÓGICA // DIGITAL Amostragem de de sinais sinaisanalógicos Sinal analógico de entrada Circuito de Sample-and-hold (S/H) Sinal de amostragem (controlo do interruptor) O interruptor fecha fechadurante uma umafracção de de tempo tempo (τ) (τ) do do período de de clock clock (T). (T). Sinal de saída para alimentar o conversor AD Prof. Beatriz Vieira Borges - Junho 005 5

6 Quantização do Sinal Quantização do Sinal EXEMPLO: Sinal analógico que varia entre 0 e 10V Será convertido num sinal digital de 4 bits Sinal digital de 4 bits 16 configurações diferentes, 0 a 15 A resolução será 10V/15config.=/3V Erros de quantização aumentar a resolução aumenta nº de bits Valor em [V] binário /3 = 0, /3 = 1, /3 = /3 =, /3 = 3, /3 = /3 = 4, /3 = 5, /3 = /3 = 6, /3 = 7, /3 = /3 = 8, /3 = 9, /3 = Prof. Beatriz Vieira Borges - Junho 005 6

7 CONVESÃO DE : SINAL: DIGITAL // ANALÓGICA Depois Depoisde de feito feitoo processamento digital digital criar criaruma umasaída saídaanalógica Palavra digital de N-bits b 1 b b 3 DAC va Saída Analógica b N Palavra digital =. b1b... bn ( número binário normalizado) b b b3 ( valor decimal) D = b N N Saída Analógica porporcional a D v A = KV EF ( D) v A b1 b bn = KVEF N Prof. Beatriz Vieira Borges - Junho 005 7

8 CONVESO DIGITAL // ANALÓGICO Circuito Básico esistências Ponderadas Circuito Básico esistências Ponderadas DAC Tensão de eferência V EF esistências ponderadas,, 4, 8,..., N-1 N interruptores S i AMPOP f =/ S i controlados por uma palavra digital D de N bits MSB D = b b b b N N LSB b i =0 S i na posição 1 b i =1 S i na posição Prof. Beatriz Vieira Borges - Junho 005 8

9 CONVESO DIGITAL // ANALÓGICO D b = b b b i =0 S i na posição 1 b i =1 S i na posição b N N DAC Circuito Básico com esistências Ponderadas Circuito Básico com esistências Ponderadas A corrente em cada resistência é constante quer S i esteja na posição 1 (massa) ou (massa virtual). A corrente total que flui na resistência f é Tensão de saída proporcional a D v O = i O f = V EF D VEF VEF VEF O = b1 + b b N N V EF b1 b b3 bn io = N V EF io = D i 1 Prof. Beatriz Vieira Borges - Junho 005 9

10 DAC A precisão do DAC depende de: 1) Precisão na tensão V EF. ) Precisão das resistências ponderadas. 3) Perfeição dos interruptores. DESVANTAGEM: Para um grande nº de bits (N>4) a relação entre a resistência mais alta e a mais baixa é muito grande e há dificuldade em manter a precisão. Prof. Beatriz Vieira Borges - Junho

11 CONVESO DIGITAL // ANALÓGICO Circuito escada de esistências - Circuito escada de esistências - DAC I 1 = I 3 I = I I 3 = I4 I i I N 1 1 = I = 4I3 =... = VEF VEF = D 1 = o I N v O f b1 b bn = io = VEF N N- N-1 N Prof. Beatriz Vieira Borges - Junho

12 CONVESO DIGITAL // ANALÓGICO Circuito com fontes de corrente em sequência binária e - Circuito com fontes de corrente em sequência binária e - DAC As correntes ponderadas I 1, I,...I N, são geradas por transistores bipolares com áreas proporcionais MSB LSB I 1 MSB, I N, LSB I N VN = VBE + N α I N 4I N VN 1 = VN + = VBE + N α α I N 1 1 = I = 4I3 =... = V I 1 = I EF = EF EF I N Prof. Beatriz Vieira Borges - Junho 005 1

13 CONVESO ANALÓGICO // DIGITAL ADC Conversor AD AD Sequencial com com realimentação Funcionamento: Quando Quandoa entrada entradado do contador contadorestá estáa zero zero as as suas suassaídas saídasestão a zero zero e a saída saídado do DAC DAC é nula. nula. A comparação comparaçãode de v a com o dá um saída do comparador, a com v o dá um 1 à saída do comparador, o que quepõe põeo contador contadora contar. contar. À medida medidaque quea contagem contagemaumenta aumentaa tensão tensãoà saída saídado do DAC DAC aumenta. aumenta. O processo processocontinua continua até atéa tensão tensãov O igualar valor a. O igualar valor v a. Nessa Nessaaltura alturao contador contadorpára. A saída saídado do contador contadorserá seráo valor valor digital digital da datensão tensãov a de entrada a de entrada Prof. Beatriz Vieira Borges - Junho

14 CONVESO ANALÓGICO // DIGITAL ADC Funcionamento: FASE Inicialmente InicialmenteS on, descarregandoo condensador condensadore V 1 =0. on, descarregando 1 =0... Abrindo AbrindoS ligando entrada do e ligando a entrada do integrador integradora v A. Como A A. Como V A é negativa, negativa, estabelece-se estabelece-se uma uma corrente correntei=v I=v A /. tensão 1 vai A /. A tensão v 1 vai crescer crescerlinearmente linearmentecom com um um declive declivei/c=v A /C A /C Simultaneamente Simultaneamente o contador contadoré activado activadoe conta contaos osimpulsos impulsosde de relógio. relógio. Este Esteprocesso processocontinua continua para parauma umaduração duraçãofixa fixat 1, pára 1, e pára quando quandoo contador contadoratinge atingeuma configuração configuraçãofixa fixan EF (= N ), fazse neste nesteponto pontoo reset reset do do EF (= N ), fazse contador contadora zero. zero V PEAK /T 1 =v A /C. PEAK /T 1 =v A /C. Conversor sequencial AD de dupla rampa Conversor sequencial AD de dupla rampa v A <0 Prof. Beatriz Vieira Borges - Junho

15 Funcionamento: FASE Em EmT 1 liga-se entrada do 1 liga-se a entrada do integrador integradora V EF através de 1. EF através de S 1. A corrente correntena naresistência resistênciainverte inverteo seu seusentido sentidosendo sendoigual iguala V EF /. EF /. v 1 decresce linearmente com um 1 decresce linearmente com um declive declivev EF /C. EF /C... Simultaneamente Simultaneamente o contador contadoré activado activadoe conta contaos osimpulsos impulsosde de relógio. relógio Quando Quandov 1 atinge volts 1 atinge 0 volts o comparador comparadoractiva activaa lógica lógicapara parar pararo contador. contador V PEAK /T =v EF /C. PEAK /T =v EF /C. Conversor sequencial AD de dupla rampa Conversor sequencial AD de dupla rampa V PEAK /T 1 =v A /C V PEAK /T =v EF /C = T T 1 Como n EF proporcional a T 1 e n proporcional a T A v A n = n EF EF VEF v V n é o equivalente digital de v A Prof. Beatriz Vieira Borges - Junho

16 Conversor sequencial AD AD de de aproximações sucessivas v1. A São determinados os valores de cada 1. São determinados os valores de cada bit bit a começar começarpelo pelo (MSB) (MSB) b 1 1 e terminando terminandoem emb N (LSB). N (LSB)... O sistema sistemalógico lógicocoloca colocainicialmente b 1 1 no registo, com os restantes 1 a 1 no registo, com os restantes a O conteúdo conteúdodo do registo registoé convertido convertido na naforma analógica analógicav x no DAC. x no DAC. A tensão tensãov x comparada com A. Se x é comparada com v A. Se v A >v X 1 =1 se A <v x 1 =0. A >v X b 1 =1 se v A <v x b 1 = A seguir seguirde de termina-se termina-se b começando começandopor porcolocar colocarb 1, se a 1, se v A >v X b =1 se A <v x b =0 A >v X b =1 se v A <v x b = Continua-se Continua-se de de igual igualmodo modopara paraos os outros outrosbits. v A + - comparador CLOCK Sistema Lógico Mais rápido que os anteriores: frequência de amostragem 10 5 Hz resolução 1bits v x Saída analógica egisto b 1 b... b N DAC MSB b 1 b b N LSB Prof. Beatriz Vieira Borges - Junho

17 Conversor sequencial AD AD de de redistribuição de de carga de de 5 bits bits Fase de amostragem: 1 - O interruptor S B é fechado ligando um dos terminais de todos os condensadores à massa e fazendo v O =0. - Entertanto S A é ligado à tensão de entrada v A. 3 - Esta tensão aparece aos terminais da capacidade total de C, resultando numa carga total de Cv A. (Carga armazenada proporcional à amostra de v A ) (a) Fase de amostragem (b) Fase de carga Fase de carga: 1 - O interruptor S B é aberto e os interruptores S 1 a S 5 e S T são ligados à massa. - S A é ligado a V EF. Os condensadores não descarregam ficando a sua carga total igual a Cv A. (c) Fase de redistribuição de carga Prof. Beatriz Vieira Borges - Junho

18 Conversor sequencial AD AD de de redistribuição de de carga de de 5 bits bits CMOS Fase de redistribuição de carga: 1 - O interruptor S 1 é ligado a V EF através de S A. O circuito consiste em V EF, um condensador em série C e uma capacidade total de C à massa. Este divisor capacitivo provoca um acréscimo de tensão, V EF /, no terminal superior dos condensadores. - Se v A > V EF /, a tensão v O mantém-se negativa, caso contrário fica positiva. O comparador detecta esta situação e envia un sinal para o controlador lógico para colocar S 1 ligado à massa. (a) Fase de amostragem (b) Fase de fixação de carga 3 - Seguidamente S é ligado a V EF provocando um acréscimo de V EF /4 em v O. Se v A > V EF /4, a tensão v O mantém-se negativa, e S é deixado nesta posição, caso contrário V O fica negativa e S é ligado à massa. 4 - Seguidamente faz-se o mesmo com os interruptores que faltam. (c) Fase de redistribuição de carga Prof. Beatriz Vieira Borges - Junho

19 CONVESO ANALÓGICO // DIGITAL ADC Conversor AD com processamento paralelo: conversor de flash Conversor AD com processamento paralelo: conversor de flash Funcionamento: Utiliza Utiliza N N -1-1 comparadores comparadorespara para comparar compararo sinal sinalde de entrada entradacom cada cadaum um dos dos N N -1-1 níveis níveisde de quantificação quantificaçãov N-1. N-1. As As saídas saídasdos dos comparadores comparadoressão são processadas processadaspor porum um bloco bloco codificador codificadorlógico lógicopara pararealizar realizara palavra palavrade de N bits bits de de saída. saída. Muito Muitorápido Circuito Circuitomuito muitocomplexo Prof. Beatriz Vieira Borges - Junho

20 CONVESO ANALÓGICO // DIGITAL ADC Conversor AD com processamento paralelo: conversor de flash Conversor AD com processamento paralelo: conversor de flash v A V / / FF FF FF FF C O D I F I C A D O overflow MSB LSB b 1 b b N b 1 b b v (normalizado) 1/8 1/4 3/8 1/ 5/8 3/4 7/8 1 v A (normalizado) Característica de transferência do conversor AD de flash de 3bits Prof. Beatriz Vieira Borges - Junho 005 0