Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Famílias lógicas Prof. Rodrigo de Paula Rodrigues
Famílias lógicas Contexto Eletrônica Digital Dialeto digital Álgebra Booleana Variáveis discretas 0, Não 1, Sim
Famílias lógicas Contexto Álgebra Booleana Variáveis discretas 0, Não 1, Sim Famílias lógicas Circuitos elétricos Variáveis contínuas Variáveis digitais Variáveis analógicas Teoria Aplicação
Famílias lógicas O que são? família lógica família A nível analógico Nível lógico X Nível lógico Y... família B......
Famílias lógicas O que são? Família lógica Conjunto de circuitos eletrônicos Elementos característicos Lógicas TTL, CMOS, ECL, etc. Características elétricas próprias! entre 1964 e 2005, surgiram cerca de 30 famílias lógicas diferentes Classes Bipolar, CMOS e BiCMOS +
Famílias lógicas Família TTL Família lógica TTL Primeira família lógica (1964) Lógica Transistor-Transistor Base para as demais famílias Bipolar Transistores BJT Predominou por muito tempo Características Importância
Famílias lógicas Família TTL Porta lógica Não-E TTL Vcc (5V) A B Y R1 4 kω R2 1.6 kω R4 130 Ω A 0 0 1 1 B 0 1 0 1 Y 1 1 1 0 Nível lógico 1 Nível indeterminado Nível lógico 0 5V 2.4V 0.2V 0V A B Q1 Q2 R3 1 kω Q3 D1 Q4 Y GND Porta lógica SN5400/SN7400
Famílias lógicas Análise da porta 7400 Porta lógica 7400 Vcc R1 4 kω R2 1.6 kω R4 130 Ω A B Q1 Q2 Q3 D1 Y Estágio de saída (totem-pole) Estágio de entrada (múltiplos emissores) R3 1 kω Q4! Transistores polarizados para atuarem como chaves GND
Famílias lógicas Análise da porta 7400 Porta lógica 7400 Transistor com múltiplos emissores Configuração totem-pole Potencial A D2 D4 Q3 Q1 D3 Q1 D1 Q4 Y Sempre: um transistor em corte, outro, saturação Potencial B
Famílias lógicas Análise da porta 7400 Porta lógica 7400 Estado BAIXO Vcc = +5V R1 4 kω R2 1.6 kω R4 130 Ω Q3 A = +5V B = +5V D2 D3 D4 Q1 Q2 R3 1 kω D1 Q4 Y V OL 0.4V
Famílias lógicas Análise da porta 7400 Porta lógica 7400 Estado ALTO Vcc = +5V R1 4 kω R2 1.6 kω R4 130 Ω Q3 A = +5V B = 0V D2 D3 D4 Q1 Q2 R3 1 kω D1 Q4 Y V OH 2.4V
Famílias lógicas Família TTL Níveis de representação TTL Tensão Nível lógico 1 Nível indeterminado Entrada Nível lógico 1 Nível indeterminado 5V (Vcc) V IH = 2.0V Saída Nível lógico 1 Nível indeterminado 5V (Vcc) V OH = 2.4V V IL = 0.8V Nível lógico 0 Nível lógico 0 0V Nível lógico 0 V OL = 0.2V 0V
Famílias lógicas Família TTL Níveis de representação TTL V IH(mín) Mínima tensão de entrada considerada nível lógico 1 V IL(máx) Máxima tensão de entrada considerada nível lógico 0 V OH(mín) Mínima tensão de saída capaz de sinalizar nível lógico 1 V OL(máx) Máxima tensão de saída capaz de sinalizar lógico 0
Famílias lógicas Família TTL Níveis de representação TTL Imunidade ao Ruído Entrada Saída Nível lógico 1 V NH V OH(mín) Nível lógico 1 Nível indeterminado V IH(mín) V IL(máx) Nível indeterminado V NH = V OH(mín) V IH(mín) V NL = V IL(máx) V OL(máx) Nível lógico 0 V NL V OL (máx) Nível lógico 0
Famílias lógicas Família TTL Níveis de representação TTL Imunidade ao Ruído Para a especificação de representação de níveis lógicos a seguir, um ruído de 0,5V prejudicaria a operação do circuito que empregasse tal família lógica? Parâmetro Mín (V) Típico (V) Máx (V) V OH 2.6 V OL V IH 2.0 V IL 3.4 0.2 0.4 0.8
Famílias lógicas Análise da porta 7400 Fornecimento e absorção de corrente Saída em nível BAIXO Saída em nível ALTO +5V R4 130 Ω Q3 +5V R1 4 kω R4 130 Ω Q3 +5V R1 4 kω D1 I IL D1 I IH Q4 V OL Q1 Q4 V OH Q1
Famílias lógicas Família TTL Níveis de corrente TTL I IH Corrente de entrada em nível lógico 1 I IL Corrente de entrada em nível lógico 0 I OH Corrente de saída em nível lógico 1 I OL Corrente de saída em nível lógico 0
Famílias lógicas Análise da porta 7400 Acionamento de carga: fan-out Saída em nível BAIXO +5V R4 130 Ω +5V +5V I IL I IL Q3 D1 I OL... Q4 V OL
Famílias lógicas Análise da porta 7400 Acionamento de carga: fan-out Saída em nível ALTO +5V +5V +5V R2 R4 Q3 D1 I OH I IH I IH... Q4 V OH
Famílias lógicas Análise da porta 7400 Acionamento de carga: fan-out Saída TTL em nível BAIXO Limite de corrente dado por I OL (máx) Saída TTL em nível ALTO Limite de corrente dado por I OH (máx)
Famílias lógicas Análise da porta 7400 Cálculo da capacidade de acionamento Saída TTL em nível BAIXO Fan-out (BAIXO) = I OL (máx) / I IL (máx) Saída TTL em nível ALTO Fan-out (ALTO) = I OH (máx) / I IH (máx)
Famílias lógicas Família TTL Cálculo da capacidade de acionamento Para a família lógica a seguir, qual é a capacidade de acionamento de cargas máxima sobre a qual um de suas saídas pode ser submetida? Parâmetro Corrente I OH I OL I IH I IL -0.4 ma 16 ma 0.04 ma -1.6 ma
Famílias lógicas Família CMOS Família lógica CMOS Tecnologia MOSFET Apenas NMOS e PMOS Baixa potência Lógica Complementar Elevada integração Mais empregada Características Importância
Famílias lógicas Família CMOS MOSFET FET Porta Metal - SiO 2 Substrato
Famílias lógicas Família CMOS MOSFET Tipos de MOSFETs Depleção Enriquecimento P-MOS N-MOS CMOS
Famílias lógicas Família CMOS MOSFET N-MOS S (fonte) G (porta) D (dreno) D N N Camada de SiO 2 G Dopagens tipo N SS (substrato) Substrato de tipo P S
Famílias lógicas Família CMOS N-MOS: Operação como chave D V GS < V T V GS V T D D D D + G I DS R OFF 10 10 Ω R ON 10 3 Ω V GS - S S S S S
Famílias lógicas Família CMOS MOSFET P-MOS S (fonte) G (porta) D (dreno) D P P Camada de SiO 2 G Dopagens tipo P SS (substrato) Substrato de tipo N S
Famílias lógicas Família CMOS P-MOS: Operação como chave D V GS > V T V GS V T D D D D - G I DS R OFF 10 10 Ω R ON 10 3 Ω V GS + S S S S S
Famílias lógicas Família CMOS MOSFET: capacitância de entrada N-MOS P-MOS G ++++++++++ SiO 2 ----------------- SS (S) V GS V T! V GS Em operação, há uma capacitância entre a porta e a fonte do MOSFET ++++++++++ ------------------ SiO 2 C GS 1 a 10pF V GS V T G V GS ----------------- ++++++++++ SS (S)
Famílias lógicas Família CMOS Lógica CMOS - MOS Complementar V CC P-MOS P-MOS: transistor de pull-up Saída Configuração totem-pole N-MOS N-MOS: transistor de pull-down V SS
Famílias lógicas Família CMOS Inversor CMOS V CC X Q1 P-MOS Q2 N-MOS Y Circuitos integrados 74HC04 e CD4049 GND
Famílias lógicas Família CMOS Inversor CMOS Entrada em nível ALTO V CC V CC V CC X = V CC Q1 P-MOS Q2 N-MOS Y V sg (Q1) 0 V gs (Q2) V V cc Q1 R OFF 10 10 Ω Q2 R ON 10 3 Ω Y = Vcc R ON (R OFF + R ON ) Y 0V GND
Famílias lógicas Família CMOS Inversor CMOS Entrada em nível BAIXO V CC V CC V CC X = 0V Q1 P-MOS Q2 N-MOS Y V sg (Q1) V V cc V gs (Q2) 0V Q1 R ON 10 3 Ω Q2 R OFF 10 10 Ω Y = Vcc R OFF (R OFF + R ON ) Y Vcc GND
Famílias lógicas Família CMOS Porta Não-E CMOS Vcc A G S P Q1 Q2 S P G B D G G D N S D N Q3 Q4 D Y S
Famílias lógicas Família CMOS Características de famílias CMOS Alimentação Há famílias com suporte de 3V a 18V Maiores versatilidade e margem de ruído
Famílias lógicas Família CMOS Características de famílias CMOS Dissipação de potência em nível estático V CC V CC V CC V CC Y = ALTO Q1 R ON 10 3 Ω I DS 0 Y = BAIXO Q1 R OFF 10 10 Ω I DS 0 Q2 R OFF 10 10 Ω Q2 R ON 10 3 Ω
Famílias lógicas Família CMOS Características de famílias CMOS Dissipação de potência x Comutação V CC X Vcc GND X = 0V I D ( 5mA) Y Y I D Vcc GND C carga GND Freq. comutação, dissipação de potência
Famílias lógicas Família CMOS Características de famílias CMOS Capacidade de acionamento V CC V CC I D Y C carga I D Y C carga Capacidade atraso máximo de propagação permitido Primeiras séries CMOS: cada carga CMOS atraso de 3 ns GND GND
Famílias lógicas Família CMOS Características de famílias CMOS ESD e Travamento em nível ALTO Vcc A Y GND P+ P+ N+ P+ N+ P N+ N Bandas de guarda SiO2 Metal
Famílias lógicas Família CMOS Características de famílias CMOS ESD e Travamento em nível ALTO +Vcc Tiristor R eq I R! Damo ao dispositivo GND
Famílias lógicas Família CMOS Características de famílias CMOS ESD e Travamento em nível ALTO Soluções? Melhores processos de fabricação Proteção contra surtos nas entradas Exemplo: CD4049
Famílias lógicas Família CMOS Família CMOS em comparação à TTL baixo consumo fácil fabricação atraso de propagação elevada margem de ruído elevada integração acionamento de corrente Vantagens Desvantagens
Famílias lógicas Portas especiais Saídas a Coletor/Dreno aberto Saídas TTL conectadas +5V +5V I OH Q3 Q3 Q4 Q4 I OL
Famílias lógicas Portas especiais Saídas a Coletor/Dreno aberto Saídas CMOS conectadas R ON V CC I OH V CC R OFF I OL
Famílias lógicas Portas especiais Saídas a Coletor/Dreno aberto V CC Vcc ramo de pull-up R p (externo) ramo de pull-down Configuração totem-pole ramo de pull-down Saída a coletor/dreno aberto
Famílias lógicas Portas especiais Saídas a Coletor/Dreno aberto Vcc Porta 1 R p Porta 2 ramo de pull-down ramo de pull-down
Famílias lógicas Portas especiais Não-E TTL a coletor aberto Vcc Vcc R1 4 kω R2 1.6 kω Rp 10 kω A B Q1 Q2 Y Q4 R3 1 kω GND
Famílias lógicas Portas especiais Inversor CMOS a dreno aberto Vcc Vcc Rp X Y N-MOS GND
Famílias lógicas Portas especiais Aplicações de coletor/dreno aberto Vcc Rp Vcc Rp Barramento I 2 C SDA µc SCL Memórias seriais Conversores DAC...
Famílias lógicas Portas especiais Aplicações de coletor/dreno aberto +5V lógica a fios (wired) Rp 10 kω A B Y = AB
Famílias lógicas Portas especiais Aplicações de coletor/dreno aberto Acionamento de tensões elevadas +24 V 24 V, 25 ma 74LS112 (5V) 7406 J K Q Q + Vo -
Famílias lógicas Portas especiais Saída em alta impedância (Tri-State) V CC V CC V CC ALTO BAIXO Alta impedância (Z)
Famílias lógicas Portas especiais Saída em alta impedância (Tri-State) V CC Entradas Habilitação Circuito lógico Controle Saída
Famílias lógicas Portas especiais Inversor TTL com alta impedância +5V R1 4 kω R2 1.6 kω R4 130 Ω Q3 A H Q1 Q2 D2 D1 Q4 Y R3 1 kω GND
Famílias lógicas Portas especiais Buffer CMOS com alta impedância V CC E E Y Y H H Porta lógica CD4503 GND H E Y 1 0 0 X 0 1 Z (alta impedândia) 0 1
Famílias lógicas Portas especiais Portas Schmitt-Trigger B < 1 e AB > 1 histerese
Famílias lógicas Portas especiais Portas Schmitt-Trigger Vo V OH Vi Vo V OL V TH- V TH+ V CC Vi
Famílias lógicas Portas especiais Entrada Schmitt-Trigger
Famílias lógicas Interface TTL e CMOS Modelo geral de interface Circuito de Interface acionador carga Respeitar os níveis de tensão Respeitar os níveis de corrente
Famílias lógicas Interface TTL e CMOS Níveis de tensão Acionador Carga V OH(mín) Nível lógico 1 V NH Nível lógico 1 Nível indeterminado Nível indeterminado V IH(mín) V IL(máx) V OL (máx) Nível lógico 0 V NL Nível lógico 0
Famílias lógicas Interface TTL e CMOS Níveis de tensão Acionador Carga V OH(mín) Nível lógico 1 V NH Nível lógico 1 V IH(mín) Nível indeterminado Nível indeterminado V OL (máx) Nível lógico 0 V NL Nível lógico 0 V IL(máx)
Famílias lógicas Interface TTL e CMOS Níveis de tensão - Regra V OH(mín) > V IH(mín) + V NH Acionador Carga V OL(máx) + V NL < V IL(máx) Acionador Carga
Famílias lógicas Interface TTL e CMOS Níveis de corrente - Regra I OH(máx) > I IH(total) I OL(máx) > I IL(total) Acionador Carga
Famílias lógicas Interface TTL e CMOS Exemplo: TTL acionando CMOS em 5V +5V +5V Parâmetro 74XX 74HCXX Família 74 TTL? CMOS Família 74HC V IH (mín) V IL (máx) V OH (mín) V OL (máx) 2.0 0.8 2.4 0.4 3.5 1.5 4.9 0.1
Famílias lógicas Interface TTL e CMOS Exemplo: TTL acionando CMOS em 5V +5V +5V 5 kω +5V TTL CMOS Família 74 Família 74HC
Famílias lógicas Fim Obrigado