Sistemas Digitais / Sistemas Digitais I 7 Famílias Lógicas

Tamanho: px

Começar a partir da página:

Download "Sistemas Digitais / Sistemas Digitais I 7 Famílias Lógicas"

Cláudio Jardim Ventura
8 Há anos
Visualizações:

1 Os Sistemas Digitais são constituídos a partir de portas. O principal factor determinante da velocidade com que um Sistema Digital pode funcionar é a velocidade com que operam as portas. O factor mais importante relacionado com a velocidade de uma porta é o atraso de propagação (t ap ): é o tempo requerido pela saída de uma porta lógica para responder a uma mudança no nível lógico da entrada. Classificação dos Circuitos Integrados Integração em pequena escala (SSI) < 100 portas Integração em média escala (MSI) 100 < NP <1 000 Integração em larga escala (LSI) < NP < Integração em muito larga escala (VLSI) > portas Circuitos combinacionais: são circuitos cujas saídas dependem somente dos níveis das entradas actuais e não têm relação com a história passada do circuito. SD / SD1 - Famílias Lógicas (7) 1 Famílias lógicas Transistor Transistor Logic A mais usada Série 54 (-55 a +125 ºC) utilizações militares Série 74 ( 0 a +75 ºC) utilizações industriais Sub-famílias: STD, S, LS, ALS, AS ECL Emitter Coupled Logic A mais rápida Consumo elevado CMOS Complementary MOS A que menos consome Muito lenta Funciona com alimentação entre 3 e 5 V Problemas na interface para CMOS Em grande desenvolvimento SD / SD1 - Famílias Lógicas (7) 2 Pág. 1

2 HCMOS High-speed CMOS Baixo consumo baixa velocidade Consumo mais elevado alta velocidade Funciona com alimentaçõ es entre 2 e 6 V Problemas na interface para HMOS SD / SD1 - Famílias Lógicas (7) 3 Evolução da família Consumo (mw) 20 AS S 57 pj 13.6 pj 1963 Standard STD 10ns, 10mW 1969 Schottky S 3ns, 19mW 1971 Low-power Schottky LS 9ns, 2mW LS STD 18 pj 100 pj 1980 Advanced LS ALS 4ns, 1mW 1982 Standard AS 1.7ns, 8mW 3 2 ALS 4 pj Atraso de propagação (ns) SD / SD1 - Famílias Lógicas (7) 4 Pág. 2

6 pj 1963 Standard STD 10ns, 10mW 1969 Schottky S 3ns, 19mW 1971 Low-power Schottky LS 9ns, 2mW 10 7 5 LS STD 18 pj 100 pj 1980

3 Relação com HCMOS Consumo (mw) 10 1 AS t pd = 1.7 ns ALS t pd = 4 ns 0.1 HC t pd = 9 ns 1 Frequência (MHz) SD / SD1 - Famílias Lógicas (7) 5 V OH tensão de saída mínima que a porta fornece quando estiver ao nível alto V OL tensão de saída máxima que a porta fornece quando estiver ao nível baixo V IH tensão mínima que pode ser aplicada à entrada e reconhecida como nível alto V IL tensão máxima que pode ser aplicada à entrada e reconhecida como nível baixo V (saída) V cc V (entrada) V cc = 5 V ± 5% SAÍDA ENTRADA V OH = 2.4 V ALTA 1 = 0.4 V ALTA V IH = 2 V V OL = 0.4 V 0.2 V SAÍDA BAIXA 0 = 0.4 V ENTRADA BAIXA V IL = 0.8 V - Tensão de alimentação: 5 V SD / SD1 - Famílias Lógicas (7) 6 Pág. 3

que a porta fornece quando estiver ao nível baixo V IH tensão mínima que pode ser aplicada à entrada e reconhecida como nível alto V IL tensão máxima que pode ser aplicada à

4 Saídas em colector aberto Vcc out GND SD / SD1 - Famílias Lógicas (7) 7 Tipos de saídas das portas Normalmente saída TOTEM-POLE 5 V Problemas na interligação de saídas em TOTEM-POLE 5 V 5 V Curto-circuito de Vcc para a terra Ligado Desligado y saída da porta 1 saída da porta 2 Desligado Ligado SD / SD1 - Famílias Lógicas (7) 8 Pág. 4

saídas em TOTEM-POLE 5 V 5 V Curto-circuito de Vcc para a terra Ligado Desligado y

5 Saídas em colector aberto Exemplo: 5 V 5 V A y B saída porta 1 saída porta 2 saída porta 3 C A B C Saída SD / SD1 - Famílias Lógicas (7) 9 Podem ser ligadas ao mesmo ponto A B C F Outro tipo de saída F = A. B. C A B C F SD / SD1 - Famílias Lógicas (7) 10 Pág. 5

0 1 1 1 0 SD / SD1 - Famílias Lógicas (7) 9 Podem ser ligadas ao mesmo ponto A B

6 V out Entradas Schmitt Trigger Inversor normal 74LS04 Inversor Scmitt Trigger 74LS H V out?? H 0.5 L V IL V IH V in L x y V OL V OH V in Útil na recepção de sinais com ruído Entradas não utilizadas: - forçar a L: ligar a GND - forçar a H: ligar a V cc (através de uma resistência de pull-up 1kΩ e, std -) SD / SD1 - Famílias Lógicas (7) 11 Evitar soluções do tipo Vcc Equivalentes a SD / SD1 - Famílias Lógicas (7) 12 Pág. 6

6 V OL V OH V in Útil na recepção de sinais com ruído Entradas não utilizadas: - forçar a L: ligar a GND -

7 Saída 3 estados Vcc Enable = 1 Vo = 0 Vo = 1 Vi Vo Enable = 0 Vo = alta impedância ENABLE SD / SD1 - Famílias Lógicas (7) 13 Implementação de BUS ENABLE ENABLE n BUS SD / SD1 - Famílias Lógicas (7) 14 Pág. 7

8 Quadro resumo das características estáticas Parâmetro 74 74S 74LS 74ALS 74AS V IH min (V) V IL máx (V) V OH min (V) V OL máx (V) I IH máx (µa) I IL máx (ma) I OH máx I OL máx V ee (V) min tpi máx I ec (ma) = min(i OL /I IL, I OH /I IH ) SD / SD1 - Famílias Lógicas (7) 15 Margem de ruído Parâmetro V NL = V IL - V OL (V) V NH =V OH - V IH (V) 74 74S 74LS 74ALS 74AS Cuidado quando se interligam elementos de subfamílias diferentes SD / SD1 - Famílias Lógicas (7) 16 Pág. 8

9 Subfamílias CMOS Série de porta metálica Vantagens sobre Opera com tensões entre 3 e 15 V Baixos consumos Elevada imunidade a ruídos Desvantagens Longos atrasos de propagação (100 ms) Sensibilidade a descargas electrostáticas Exemplos de CI: 4001: 4 NOR s de 2 entradas 4012: 4 NAND s de 2 entradas 4070: 4 XOR s de 2 entradas SD / SD1 - Famílias Lógicas (7) 17 As outras subfamílias CMOS são identificadas pela letra C 74Cxx ou 54Cxx -> CMOS 74HCxx ou 54HCxx -> CMOS de alta velocidade (HC) 74HCTxx ou 54HCTxx -> CMOS de alta velocidade compatível com (HCT) 74ACxx ou 54ACxx -> CMOS avançada (AC) 74ACTxx ou 54ACTxx -> CMOS avançada compatível com (ACT) Os CI 74xx ou 54xx () têm o mesmo funcionamento e a mesma pinagem que os CI 74Cxx ou 54Cxx As subfamílias 74NC e 74MCT são compatíveis pino a pino com a série 74LS () SD / SD1 - Famílias Lógicas (7) 18 Pág. 9

identificadas pela letra C 74Cxx ou 54Cxx -> CMOS 74HCxx ou 54HCxx -> CMOS de alta velocidade (HC) 74HCTxx ou 54HCTxx -> CMOS de alta velocidade compatível com (HCT) 74ACxx ou 54ACxx -> CMOS avançada

10 HCMOS Tensão de alimentação: min tip máx Vcc (V) t pd (tip) (ns) Velocidade comparável a LS, mas... Pot LS HC 1 MHz Freq SD / SD1 - Famílias Lógicas (7) 19 Gama de aplicações: Baixo consumo baixa velocidade Consumo mais elevado alta velocidade Cuidado com cargas electrostáticas (não tocar com os dedos directamente nos pinos) Sequência de ligação e corte de alimentação POWER UP 1. Ligação de GND 2. Ligação de V cc 3. Ligação dos sinais POWER DOWN 1. Corte dos sinais 2. Corte de V cc 3. Corte de GND SD / SD1 - Famílias Lógicas (7) 20 Pág. 10

velocidade Cuidado com cargas electrostáticas (não tocar com os dedos directamente nos pinos) Sequência de ligação e corte de alimentação

11 SD / SD1 - Famílias Lógicas (7) 21 SD / SD1 - Famílias Lógicas (7) 22 Pág. 11

12 SD / SD1 - Famílias Lógicas (7) 23 SD / SD1 - Famílias Lógicas (7) 24 Pág. 12

Documentos relacionados

ELT601 Eletrônica Digital II

ELT601 Eletrônica Digital II Graduação em Engenharia Eletrônica Universidade Federal de Itajubá IESTI Famílias lógicas Prof. Rodrigo de Paula Rodrigues Famílias lógicas Contexto Eletrônica Digital Dialeto digital Álgebra Booleana